KR920017177A - 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법 - Google Patents

스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법 Download PDF

Info

Publication number
KR920017177A
KR920017177A KR1019920001997A KR920001997A KR920017177A KR 920017177 A KR920017177 A KR 920017177A KR 1019920001997 A KR1019920001997 A KR 1019920001997A KR 920001997 A KR920001997 A KR 920001997A KR 920017177 A KR920017177 A KR 920017177A
Authority
KR
South Korea
Prior art keywords
wafer
chamber
deposition
temperature
sputtering
Prior art date
Application number
KR1019920001997A
Other languages
English (en)
Other versions
KR100243785B1 (ko
Inventor
왕 치엔-로네
길보아 하임
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR920017177A publication Critical patent/KR920017177A/ko
Application granted granted Critical
Publication of KR100243785B1 publication Critical patent/KR100243785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 방법에 의해 밀접하게 거리를 가져 떨어져 있는 스텝부를 갖는 반도체 웨이퍼 위에 스퍼터링 된 알류미늄층의 부분 수직 단면도. 제2A도는 제2도의 하부영역(14)에 알루미늄층이 양 기울기로 언급된 알루미늄층의 나머지부로 형성되는 명확하게 나타내기 위해 수자가 생략된 90°보다 더 작은 각을 보이는 제2도의 일부를 도시한 부분 수직 단면도, 제3도는 웨이퍼를 챔버로 이동시킨후 및 웨이퍼를 스퍼터링 위치로 상승시키기 전의 웨이퍼를 나타낸, 본 발명의 방버벵 이용된 스퍼터링 챔버의 이동시킨후 및 웨이퍼를 스퍼터링 위치로 상승시키기 전의 웨이퍼를 나타낸 본 발명의 방법에 이용된 스퍼터링 챔버의 수직 단면도, 제4도는 제3도에 도시한 스퍼터링 챔버의 수직 단면도이지만, 하나의 챔버가 전체의 스프터링 공정에 사용되어질때, 첫번째 스퍼터링 단계를 위해 웨이퍼가 스퍼터링 위치로 상승된 것을 나타내는 스퍼터링 챔버의 수직 단면도, 제5도는 제3도와 제4도에 도시된 것과 같은 스퍼터링 챔버의 수직 단면도이지만, 웨이퍼 지지대와 가열대가 웨어퍼 온도를 조절하기 위해 웨이퍼의 후면과 접촉할 위치까지 올려진 스퍼터링 챔버의 수직 단면도, 제6도는 본 발명의 방법을 설명하는 흐름도.

Claims (24)

  1. 스텝된 반도체 웨이퍼 위에 알루미늄막을 증착하기 위한, 웨이퍼에 바이어스 전압을 가함이 없이, 스퍼터링 방법에 있어서, (a) 200내지 200Å의 초당 증착속도를 제공하기 위한 타겟트 파워 레벨을 유지하는 동안 전술한 웨이퍼에 타켓트로부터의 알루미늄을 스파터링하고 150℃미만의 온도에 웨이퍼를 유지시키는 제1증착단계; (b)웨이퍼의 온도를 600℃미만에 유지시키고서, 초당 증착속도가 20Å내지 40Å이 되도록 타켓트 파워레벨을 변화시켜서 웨이퍼상에 부가적인 알루미늄을 스퍼터링 시키는 제2증착단계, 그리고 (c)전술한 웨이퍼를 600℃를 초과하지 않는 온도에 유지시키고서, 초당 증착속도를 100 내지 250Å으로 하기 위해 타겟트 파워레벨 범위를 올림과 웨이퍼 표면상에 계속적으로 알루미늄을 스퍼터링 시키는 제3증착단계로 이루어짐을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 웨이퍼의 후면을 열전도 가스로 접촉시켜서, 600℃미만의 전술한 온도에 유지되도록, 상기 웨이퍼의 온도를 올림을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 제1단계가 약 6초 내지 18초 동안 수행됨을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 제1단계가 상기 웨이퍼상에 증착되는 알루미늄이 1000 내지 3000Å이 될때까지 수행됨을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 제2단계가 42 내지 66초 동안 수행됨을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 제2단계가 상기 웨이퍼상에 증착되는 알루미늄이 1000내지 3000Å이 될때까지 수행됨을 특징으로 하는 방법.
  7. 제1항에 있어서, 타켓 전압을 공정을 통해서 -3000 내지 -6000V의 범위내에 유지됨을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 스퍼터링 챔버에서의 압력이 공정을 통하여 1내지 8미리토르의 범위내에 유지됨을 특징으로 하는 방법.
  9. 제1항에 있어서, 상기 제2단계와 제3단계 동안에 웨이퍼 지지대에 위치한 히어터에 상기 웨이퍼가 열적 연관이 되어 상기 웨이퍼 온도가 600℃미만이 되도록 올림을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 웨이퍼 지지대와 히이터는 상기 제1스퍼터링 단계전에 500 내지 600℃의 온도로 본래 가열이 되었음을 특징으로 하는 방법.
  11. 제10항에 있어서, 상기 웨이퍼 지지대와 히이터는 제1증착단계 동안에 상기 웨이퍼로부터 떨어져 있음을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 웨이퍼 지지대가 제2 및 3증착단계 동안에 상기 웨이퍼의 후면을 지지하기 위해 올려짐을 특징으로 하는 방법.
  13. 제12항에 있어서, 열전도 가스는, 상기 웨이퍼가 상기 지지대와 상기 히이터에 열적 연관을 위해 상기 제2 및 제3증착단계 동안에, 상기 웨이퍼 지지대의 상부와 상기 웨이퍼의 후면 사이의 실링된 구역에 허락되어짐을 특징으로 하는 방법.
  14. 제11항에 있어서, 열전도 가스는 600℃미만의 온도에 유지된 상기 히이터에 상기 웨이퍼를 연관함을 특징으로 하는 방법.
  15. 제1항에 있어서, 상기 제1증착단계는 상기 웨이퍼가 100℃미만의 온도에 유지되고 상기 웨이퍼는, 진공하에서 상기 제2및 제3증착단계가 끝난 제2챔버로 이동되고 진공챔버 속으로 수행됨을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 웨이퍼는 상기 챔버내 웨이퍼 지지대에 있는 히이터에 열적 연관된 상기 웨이퍼에 의해 상기 제1증착단계 동안에 상기 온도에 유지됨을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 웨이퍼 온도는, 상기 제1증착단계의 시작전에, 100℃미만임을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 제2및 3증착단계가 끝난 제2챔버로 진공하에서, 상기 웨이퍼를 이동하는 상기 단계는 10-8내지 10-9토르 범위의 진공하에서 상기 웨이퍼를 이동시킴을 특징으로 하는 방법.
  19. 상기 웨이퍼에 바이어스 전압을 가함이 없이 밀접한 간격을 갖고 떨어진 블록부를 갖는 반도체 웨이퍼상에 실질적으로 평탄한 평면을 형성하는 스퍼터링 방법에 있어서, (a) 500℃내지 600℃온도의 스퍼터링 챔버에서 히이터 기구를 갖는 웨이퍼 지지대를 가열하는 단계; (b)스퍼터링 공정을 통해서 상기 타켓트를 -300내지 -600DC 범위내의 전압을 유지할수 있는 타켓파워 공급기에 연결된 알루미늄 타켓을 갖는 상기 스퍼터링 챔버에 밀접한 간격을 갖고 떨어진 볼록부를 갖는 반도체 웨이퍼를 삽입하는 단계; (c)상기 챔버의 압력을 1내지 8미리 토르까지 유지하는 동안 스퍼터링 가스가 상기 챔버내로 30 내지 300SCCM의 속도로 흐르게 하는 단계; (d)상기 웨이퍼를 150℃미만에 유지하고 증착속도가 초당 200내지 300Å이 되도록 상기 타겟의 파워레벨을 유지하는 동안 상기 웨이퍼에 상기 타켓으으로부터 알루미늄을 스퍼터링하기 위해 상기 챔버를 플라즈마 하는 단계. (e)그리고 상기 가열된 지지대를 상기 웨이퍼의 후면에 접촉시키기 위해 올리는 단계; (g)제2증착단계에서 초당 20 내지 40Å의 증착속도로 하기 위해 타켓 파워레벨을 변화시키고, 600℃미만의 온도로 상기 웨이퍼를 유지하면서 웨이퍼 위에 부가적인 알루미늄 스퍼링시키는 제2증착단계; (h)그리고 타켓트 파워레벨을 초당 100 내지 250Å의 증착속도로 하기 위해 올리는 것과 증착된 알루미늄의 최종 평균 두께가 1 내지 2μ이 될때까지 상기 웨이퍼를 600℃미만의 온도에 계속적으로 유지하는 동안, 웨이퍼 표면상에 부가하는 알루미늄 스퍼터링 시키는 제3단계로 이루어짐을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 제1증착단계가 6내지 18초 동안에 이루어짐을 특징으로 하는 방법.
  21. 제19항에 있어서, 싱기 제2증착단계가 42 내지 66초 동안에 이루어짐을 특징으로 하는 방법.
  22. 제19항에 있어서, 상기 제1증착단계전에 상기 챔버의 스터퍼링 증착위치까지 상기 챔버의 상기 웨이퍼를 부가적으로 이동시킴을 특징으로 하는 방법.
  23. 상기 웨이퍼에 바이어스 전압을 가함이 없이, 밀접한 간격을 갖고 떨어진 블록부를 갖는 반도체 웨이퍼상에 실질적으로 평탄한 표면을 갖는 알루미늄층을 스퍼터링 방법에 있어서, (a)타켓전압을 -300 내지 -600VDC의 범위내로 유지할 수 있는 타켓파워 공급기와 연관이 된 알루미늄 타켓을 갖는 상기 제1챔버를 100℃미만의 온도와 1내지 8미리토르 압력이 유지되게 하여 밀접한 간격을 갖고 떨어진 볼록부를 갖는 반도체 웨이퍼를 삽입하는 단계. (b)상기 웨이퍼상에 200Å까지 증착하기 위해 상기 웨이퍼를 100℃미만의 온도에 유지시키는 제1증착단계에서 상기 웨이퍼상에 상기 타켓으로부터 알루미늄을 스퍼터하기 위해 상기 챔버내 플라즈마를 점화시키는 단계. (c)상기 제1챔버에서 상기 웨이퍼를 제거하고, 10-8내지 10-9토르 범위의 진공하에서, 상기 웨이퍼를 스퍼터링 가스가 있는 제2스퍼터 증착 챔버로 삽입하고서 온도를 475 내지 600℃까지 가열하며 압력은 1 내지 8미리토크를 유지한다. 그리고 상기 챔버는 또한 -300 내지 -600VDC범위의 타켓 전압을 유지할 수 있는 타켓 파워 공급기와 연관된 알루미늄 타켓을 갖고 있는 것으로 이루어진 단계. (d)제2증착단계에서 상기 웨이퍼상에 부가적으로 알루미늄을 스퍼터링하고, 상기 제2챔버내 상기 타켓의 파워레벨 범위를 40Å의 초당 증착속도를 얻는 레벨에 유지하고 상기 웨이퍼는 500내지 600℃의 온도에 유지하는 것으로 이루어지는 단계; 그리고 (e)타켓 파워 레벨을 100내지 300Å의 초당 증착속도를 낼수 있는 레벨로 올리고, 제3증착단계에서 상기 제3증착단계에서 상기 제2증착 챔버내 웨이퍼 표면상에 계속적인 알루미늄으 스퍼터링 단계; 그리고 웨이퍼를 550내지 600℃의 온도에 계속적으로 유지하는 것으로 이루어지는 단계로 이루어짐을 특징으로 하는 방법.
  24. 제23항에 의해서, 상기 웨이퍼는 히이터가 있는 가열된 웨이퍼 지지대로 상기 웨이퍼의 후면을 접촉시킴으로써 상기 온도로 가열하고 상기 온도에 유지하며 상기 웨이퍼를 상기 지지대와 상기 히이터와의 열적연관을 위해 상기 웨이퍼 지지대 위표면과 상기 웨이퍼의 상기 후면사이의 실링지역에 열전도가스가 흐르게 하는 것으로 이루어지는 단계.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920001997A 1991-02-12 1992-02-12 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기위한 다단계 스퍼터링 방법 KR100243785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65814091A 1991-02-12 1991-02-12
US07/658,140 1991-02-12

Publications (2)

Publication Number Publication Date
KR920017177A true KR920017177A (ko) 1992-09-26
KR100243785B1 KR100243785B1 (ko) 2000-02-01

Family

ID=24640062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001997A KR100243785B1 (ko) 1991-02-12 1992-02-12 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기위한 다단계 스퍼터링 방법

Country Status (4)

Country Link
EP (1) EP0499241B1 (ko)
JP (1) JPH07109030B2 (ko)
KR (1) KR100243785B1 (ko)
DE (1) DE69211175T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
EP0430403B1 (en) 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
US5360524A (en) * 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
DE4433326A1 (de) * 1994-09-19 1996-03-21 Siemens Ag Verfahren zur planarisierenden Sputterabscheidung einer aluminiumhaltigen Schicht bei der Herstellung integrierter Schaltungen
JPH08191104A (ja) 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US6045670A (en) * 1997-01-08 2000-04-04 Applied Materials, Inc. Back sputtering shield
WO1998047178A2 (en) * 1997-04-11 1998-10-22 Novellus Systems, Inc. Method and apparatus for thin film aluminum planarization
FR2769923B1 (fr) * 1997-10-17 2001-12-28 Cypress Semiconductor Corp Procede ameliore de metallisation a chaud
US6169030B1 (en) 1998-01-14 2001-01-02 Applied Materials, Inc. Metallization process and method
TWI401327B (zh) * 2010-06-23 2013-07-11 China Steel Corp 鋁薄膜製造方法
JP2012248613A (ja) * 2011-05-26 2012-12-13 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法

Also Published As

Publication number Publication date
DE69211175D1 (de) 1996-07-11
EP0499241A1 (en) 1992-08-19
EP0499241B1 (en) 1996-06-05
JPH07109030B2 (ja) 1995-11-22
JPH0586466A (ja) 1993-04-06
DE69211175T2 (de) 1997-02-06
KR100243785B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
KR920017177A (ko) 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법
KR910007536B1 (ko) 고온가열 스퍼터링 방법
KR100227236B1 (ko) 스텝된 반도체 웨이퍼위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법
KR100915252B1 (ko) 샤워 헤드 구조체 및 그의 의한 성막 방법과, 가스 처리 장치
US4339300A (en) Process for smoothing surfaces of crystalline materials
KR100538661B1 (ko) 진공챔버실드를가열및냉각시키는방법및장치
JP2003313654A5 (ja) 成膜装置および成膜方法
JP2002155364A (ja) シャワーヘッド構造、成膜装置、成膜方法及びクリーニング方法
US6110821A (en) Method for forming titanium silicide in situ
JP2000273635A5 (ko)
JP2967784B2 (ja) 堆積膜形成方法及びその装置
KR101028362B1 (ko) 성막 장치
JP4467836B2 (ja) 成膜方法
JPH02208925A (ja) 半導体膜の形成方法
JPH08217596A (ja) ダイヤモンドライクカーボン膜の成膜法および成膜装置
JP2500268B2 (ja) 突起状部分を有する半導体ウエハ上にアルミニウム層を形成する多段階スパッタリング法
JP3634029B2 (ja) 真空成膜装置に於ける温度制御方法
KR0167264B1 (ko) 금속막 증착장치
JPH1036959A (ja) 薄膜形成装置
JPH02247384A (ja) Ｃｖｄ方法
JP2633039B2 (ja) 化合物半導体ウエハの熱処理方法
JPH07302793A (ja) 半導体製造装置及び半導体装置の製造方法
JPH0192361A (ja) 半導体装置の製造方法
JPH01244615A (ja) 成膜装置
JPH0251878B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091012

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee