JPH02247384A - Ｃｖｄ方法 - Google Patents
Ｃｖｄ方法Info
- Publication number
- JPH02247384A JPH02247384A JP6816489A JP6816489A JPH02247384A JP H02247384 A JPH02247384 A JP H02247384A JP 6816489 A JP6816489 A JP 6816489A JP 6816489 A JP6816489 A JP 6816489A JP H02247384 A JPH02247384 A JP H02247384A
- Authority
- JP
- Japan
- Prior art keywords
- cvd
- annealing
- thin film
- reaction chamber
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000000137 annealing Methods 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000012808 vapor phase Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 26
- 239000010408 film Substances 0.000 abstract description 19
- 238000010438 heat treatment Methods 0.000 abstract description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000000376 reactant Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ２発明の概要
Ｃ１従来技術
り１発明が解決しようとする問題点
Ｅ０問題点を解決するための手段
１９作用
Ｇ、実施例［第１図乃至第６図］
（Ａ、産業上の利用分野）
本発明はＣＶＤ方法、特に設備費の増大、スルーブツト
の低下を伴うことなくＣＶＤ膜の膜質を向上させること
ができる新規なＣＶＤ方法に関する。
の低下を伴うことなくＣＶＤ膜の膜質を向上させること
ができる新規なＣＶＤ方法に関する。
（Ｂ、発明の概要）
本発明は、ＣＶＤ方法において、
設備費の増大、スルーブツトの低下を伴うことなくＣＶ
Ｄ膜の膜質な向上させるために、基体上に薄膜を気相成
長させるとそれに引き続いて連続的にエネルギー照射に
よるアニールを行うものである。
Ｄ膜の膜質な向上させるために、基体上に薄膜を気相成
長させるとそれに引き続いて連続的にエネルギー照射に
よるアニールを行うものである。
（Ｃ９従来技術）
ＬＳＩ、ＶＬＳ Ｉの高集積化による半導体素子の微細
化によってコンタクトホールやスルーホールへのスパッ
タによるアルミニウム等での埋込みが難しくなりつつあ
る。そこで、近年ＣＶＤ、特に選択的ＣｖＤによる微細
ホールの埋め込み技術が注目され、今後の素子の微細化
に必須の技術となると予想される。
化によってコンタクトホールやスルーホールへのスパッ
タによるアルミニウム等での埋込みが難しくなりつつあ
る。そこで、近年ＣＶＤ、特に選択的ＣｖＤによる微細
ホールの埋め込み技術が注目され、今後の素子の微細化
に必須の技術となると予想される。
ところで、例えばタングステンＷをシリコン半導体が露
出するコンタクトホールあるいはスルーホールで埋める
選択的ＣＶＤを行った場合、ＣＶＤ膜の形成後ランプア
ニールを行った方がコンタクト抵抗が小さくなるなどＣ
ＶＤ膜の膜質が良（なることが明らかにされている。
出するコンタクトホールあるいはスルーホールで埋める
選択的ＣＶＤを行った場合、ＣＶＤ膜の形成後ランプア
ニールを行った方がコンタクト抵抗が小さくなるなどＣ
ＶＤ膜の膜質が良（なることが明らかにされている。
そのため、従来においてはＣＶＤ膜の形成後ＣＶＤ装置
から出し、アニール装置でアニールしていた。
から出し、アニール装置でアニールしていた。
また、最近ＣＶＤ方法としてＥｃＲｃＶＤ法、特にバイ
アスＥＣＲＣＶＤ法も注目されている。
アスＥＣＲＣＶＤ法も注目されている。
というのは、低温、低圧で高速にＣＶＤを行うことがで
き、特にバイアスＥＣＲＣＶＤによれば平坦化絶縁膜を
形成することができるからである。
き、特にバイアスＥＣＲＣＶＤによれば平坦化絶縁膜を
形成することができるからである。
そして、ＥＣＲＣＶＤにおいてもＣＶＤ膜に対してアニ
ールを行−った方が良い場合が多い。
ールを行−った方が良い場合が多い。
ＣＶＤを行ったままではＢＨＦに対するエツチングレー
トが大きいが、アニールによってエツチングレートな小
さくすることができるからである。
トが大きいが、アニールによってエツチングレートな小
さくすることができるからである。
また、ＳｉＮをバイアスＥＣＲＣＶＤにより形成する場
合にはＣＶＤ膜形成後は圧縮応力を持つので引張応力側
へ応力を変化させるためにアニールが必要とされる。
合にはＣＶＤ膜形成後は圧縮応力を持つので引張応力側
へ応力を変化させるためにアニールが必要とされる。
そのため、ＥＣＲＣＶＤ法においてもアニールを必要と
される場合にはＣＶＤ膜の形成後プラズマＣＶＤ装置か
ら出し、アニール装置でアニールしていた。
される場合にはＣＶＤ膜の形成後プラズマＣＶＤ装置か
ら出し、アニール装置でアニールしていた。
（Ｄ、発明が解決しようとする問題点）ところで、従来
においてアニールは、ＣＶＤ装置で薄膜を形成した後Ｃ
ＶＤ装置から半導体ウェハを出してアニール装置におい
て行っていたので、ＣＶＤ装置のほかにアニール装置が
必要であり、設備費の節減が難しかった。
においてアニールは、ＣＶＤ装置で薄膜を形成した後Ｃ
ＶＤ装置から半導体ウェハを出してアニール装置におい
て行っていたので、ＣＶＤ装置のほかにアニール装置が
必要であり、設備費の節減が難しかった。
また、ＣＶＤ装置から出してアニール装置へ入れるとス
ルーブツトの低下を招くという問題もある。
ルーブツトの低下を招くという問題もある。
本発明はこのような問題点を解決すべく為されたもので
あり、設備費の増大、スルーブツトの低下を伴うことな
くＣＶＤ膜の膜質な向上させることを目的とする。
あり、設備費の増大、スルーブツトの低下を伴うことな
くＣＶＤ膜の膜質な向上させることを目的とする。
（Ｅ、問題点を解決するための手段）
本発明ＣＶＤ方法は上記問題点を解決するため、基体上
に薄膜を気相成長させるとそれに引き続いて連続的にエ
ネルギー照射によるアニールを行うことを特徴とする。
に薄膜を気相成長させるとそれに引き続いて連続的にエ
ネルギー照射によるアニールを行うことを特徴とする。
（Ｆ、作用）
本発明ＣＶＤ方法によれば、ＣＶＤ装置内においてＣＶ
Ｄ膜形成後それに引き続いて連続的にアニールを行うの
で、ＣＶＤ装置と別体のアニール装置を必要とせず設備
費の増大を回避することができ、また、スルーブツトの
向上を図ることができる。
Ｄ膜形成後それに引き続いて連続的にアニールを行うの
で、ＣＶＤ装置と別体のアニール装置を必要とせず設備
費の増大を回避することができ、また、スルーブツトの
向上を図ることができる。
（Ｇ、実施例）［第１図乃至第６図］
以下、本発明ＣＶＤ方法を図示実施例に従って詳細に説
明する。
明する。
第１図（Ａ）、（Ｂ）は本発明ＣＶＤ方法の第１の実施
例を示す断面図である。
例を示す断面図である。
図面において、１はＣＶＤ装置の反応室、２は半導体ウ
ェハ３をこれの周縁にて保持する保持具で、半導体ウェ
ハ３を裏返しにする反転機構を有している。４は反応室
１へその底部側から反応ガスを供給するガス管、５は半
導体ウェハ３の上側にあたる部分に設けられた透明窓、
６は反応室１の透明窓５の上側に配置された加熱ランプ
である。
ェハ３をこれの周縁にて保持する保持具で、半導体ウェ
ハ３を裏返しにする反転機構を有している。４は反応室
１へその底部側から反応ガスを供給するガス管、５は半
導体ウェハ３の上側にあたる部分に設けられた透明窓、
６は反応室１の透明窓５の上側に配置された加熱ランプ
である。
（Ａ）先ず、第１図（Ａ）に示すように上記ガス管４か
ら反応室１内にガス（例えばＷＦ。
ら反応室１内にガス（例えばＷＦ。
＋５ｉＨ４）を供給して薄膜（例えばタングステン膜）
３ａを半導体ウェハ３の表面に形成する。
３ａを半導体ウェハ３の表面に形成する。
このＣＶＤ装置はウェハ３の下側の面に膜が形成されて
いるので、ウェハ３は当初表面を下向きに保持する。そ
して、薄膜３ａの形成は加熱ランプ６により半導体ウェ
ハ３をその裏面側から加熱しながら行う。加熱温度は例
えば２５０〜３００℃程度である。
いるので、ウェハ３は当初表面を下向きに保持する。そ
して、薄膜３ａの形成は加熱ランプ６により半導体ウェ
ハ３をその裏面側から加熱しながら行う。加熱温度は例
えば２５０〜３００℃程度である。
（Ｂ）所定の膜厚の薄膜３ａが形成されると同図（Ｂ）
に示すように反応ガスの供給を停止すると共に半導体ウ
ェハ３を上記反転機構によって裏返しにすることにより
上記加熱ランプ６により半導体ウェハ３の薄膜３ａをア
ニールする。アニールする温度はＣＶＤ時の加熱温度よ
りも相当に高い例えば７００℃程度が好ましく、従って
、加熱ランプ６のパワーを切換えるようにすると良い。
に示すように反応ガスの供給を停止すると共に半導体ウ
ェハ３を上記反転機構によって裏返しにすることにより
上記加熱ランプ６により半導体ウェハ３の薄膜３ａをア
ニールする。アニールする温度はＣＶＤ時の加熱温度よ
りも相当に高い例えば７００℃程度が好ましく、従って
、加熱ランプ６のパワーを切換えるようにすると良い。
このように、本実施例においては反応室１内においてＣ
ＶＤとアニールとを引き続いて連続的に行うので、スル
ーブツトを向上させることができる。また、ＣＶＤ装置
をアニール装置としても用いるので設備費の節減を図る
ことができる。
ＶＤとアニールとを引き続いて連続的に行うので、スル
ーブツトを向上させることができる。また、ＣＶＤ装置
をアニール装置としても用いるので設備費の節減を図る
ことができる。
第２図は本発明ＣＶＤ方法の第２の実施例を示す断面図
である。
である。
本実施例はＣＶＤ装置として反応室１とゲートバルブ７
を介して連通するアニール室８を有したものを用いてＣ
ＶＤ及びアニールを行うものである。
を介して連通するアニール室８を有したものを用いてＣ
ＶＤ及びアニールを行うものである。
先ず、ゲートバルブ７を閉じ、反応室１内でＣＶＤのみ
を行う。具体的には半導体ウェハ３を表面が下向きにな
るように保持しガス管４から反応ガスを供給し加熱ラン
プ６で半導体ウェハ３を裏面側から加熱することにより
ＣＶＤを行う。薄膜３ａの形成が終ると半導体ウェハ３
を裏返しにしアニール室８側に移動しゲートバルブ７を
開いて更にアニール室８内の所定位置まで移動する。
を行う。具体的には半導体ウェハ３を表面が下向きにな
るように保持しガス管４から反応ガスを供給し加熱ラン
プ６で半導体ウェハ３を裏面側から加熱することにより
ＣＶＤを行う。薄膜３ａの形成が終ると半導体ウェハ３
を裏返しにしアニール室８側に移動しゲートバルブ７を
開いて更にアニール室８内の所定位置まで移動する。
そして、ゲートバルブ７を閉じ、その一方で加熱ランプ
６をアニール室８の透明窓５の上側にあたる位置まで水
平方向に移動させる。そして、移動した加熱ランプ６に
よって半導体ウニへ３表面の薄膜３ａをアニールする。
６をアニール室８の透明窓５の上側にあたる位置まで水
平方向に移動させる。そして、移動した加熱ランプ６に
よって半導体ウニへ３表面の薄膜３ａをアニールする。
本実施例においては反応室１内においてＣＶＤを行い、
それに引き続いて連続的にアニール室８内においてアニ
ールを行うのでやはりスルーブツトの向上を図ることが
できる。そして、ＣＶＤ装置としてアニール室を備えた
ものを用いるのでＣＶＤ装置と別にそれと全（独立した
アニール装置を用意する必要はなく、アニール室を備え
たＣＶＤ装置の価格はアニール室のないＣＶＤ装置とア
ニール装置の価格の総和よりも低いので、設備費の節減
を図ることができる。特に、同じランプ６をＣＶＤ時に
おける基体加熱とアニール用の加熱に兼用できるので、
設備費節減効果は大きい。
それに引き続いて連続的にアニール室８内においてアニ
ールを行うのでやはりスルーブツトの向上を図ることが
できる。そして、ＣＶＤ装置としてアニール室を備えた
ものを用いるのでＣＶＤ装置と別にそれと全（独立した
アニール装置を用意する必要はなく、アニール室を備え
たＣＶＤ装置の価格はアニール室のないＣＶＤ装置とア
ニール装置の価格の総和よりも低いので、設備費の節減
を図ることができる。特に、同じランプ６をＣＶＤ時に
おける基体加熱とアニール用の加熱に兼用できるので、
設備費節減効果は大きい。
第３図は本発明ＣＶＤ方法の第３の実施例を示す断面図
である。
である。
本実施例はＣＶＤ時基体加熱用のランプ６ａと、アニー
ル用のランプ６ｂとを別個に有するアニール室付きＣＶ
Ｄ装置を用いた点で第２図に示した第２の実施例と異な
っているが、それ以外の点では全く同じである。本実施
例ではランプ６の移動が必要でないので、その分スルー
ブツトの向上を図り易い。
ル用のランプ６ｂとを別個に有するアニール室付きＣＶ
Ｄ装置を用いた点で第２図に示した第２の実施例と異な
っているが、それ以外の点では全く同じである。本実施
例ではランプ６の移動が必要でないので、その分スルー
ブツトの向上を図り易い。
第４図（Ａ）、（Ｂ）は本実施例ＣＶＤ方法の第４の実
施例を示す断面図である。
施例を示す断面図である。
図面において、９はプラズマＣＶＤ装置のプラズマ生成
室、１０は励磁コイル、１１はプラズマ生成室９の下側
に設けられた反応室１１で、該反応室１１内に半導体ウ
ェハ３が置かれる。１２はプラズマ生成室９内で生産さ
れたプラズマを反応室１１へ取り出すプラズマ取り出し
窓である。本プラズマＣＶＤ装置は半導体ウェハ３をラ
ンプ６によって下から加熱するようにされている。
室、１０は励磁コイル、１１はプラズマ生成室９の下側
に設けられた反応室１１で、該反応室１１内に半導体ウ
ェハ３が置かれる。１２はプラズマ生成室９内で生産さ
れたプラズマを反応室１１へ取り出すプラズマ取り出し
窓である。本プラズマＣＶＤ装置は半導体ウェハ３をラ
ンプ６によって下から加熱するようにされている。
（Ａ）先ず、第４図（Ａ）に示すように半導体ウェハ３
を表面が上向きにしてプラズマ流を半導体ウェハ３にあ
てながら反応ガスを反応室１１内へ供給し、ランプ６に
よって半導体ウェハ３を裏側から加熱することによりＣ
ＶＤを行う。
を表面が上向きにしてプラズマ流を半導体ウェハ３にあ
てながら反応ガスを反応室１１内へ供給し、ランプ６に
よって半導体ウェハ３を裏側から加熱することによりＣ
ＶＤを行う。
（Ｂ）所定の膜厚薄膜（例えば５ｉＯａ）３ａが形成さ
れると同図（Ｂ）に示すように反応ガスの供給を停止し
、プラズマの生成を停止するとともに半導体ウェハ３を
上記反転機構によって裏返しにすることにより上記加熱
ランプ６により半導体ウェハ３の薄膜３ａをアニールす
る。
れると同図（Ｂ）に示すように反応ガスの供給を停止し
、プラズマの生成を停止するとともに半導体ウェハ３を
上記反転機構によって裏返しにすることにより上記加熱
ランプ６により半導体ウェハ３の薄膜３ａをアニールす
る。
本実施例によれば反応室ｌｌ内においてＣＶＤとアニー
ルとを連続的に行うので、スループツトを向上させるこ
とができ、また設備費の節減を図ることができる。
ルとを連続的に行うので、スループツトを向上させるこ
とができ、また設備費の節減を図ることができる。
第５図は本発明ＣＶＤ方法の第５の実施例を示す断面図
である。
である。
本実施例はプラズマＣＶＤ装置として反応室１１とゲー
トバルブ１３を介して連通するアニール室８を有したも
のを用いてプラズマＣＶＤ及びアニールを行うのもであ
る。
トバルブ１３を介して連通するアニール室８を有したも
のを用いてプラズマＣＶＤ及びアニールを行うのもであ
る。
先ず、ゲートバルブ１３を閉じ、反応室１１内でプラズ
マＣＶＤを行う。プラズマＣＶＤの具体的な方法は第４
の実施例におけるプラズマＣＶＤと異なるところはない
、プラズマＣＶＤが終ると、半導体ウェハ３を反転し、
アニール室１４側へ移動を開始し、ゲートバルブ１３を
開いて反応室１１内の所定位置に置き、ゲートバルブ１
３を閉じる。一方、ランプ６も移動してアニール室１４
の下側に位置させる。そしてランプ６によって下側から
透明窓１５越しに半導体ウェハ３を加熱する。
マＣＶＤを行う。プラズマＣＶＤの具体的な方法は第４
の実施例におけるプラズマＣＶＤと異なるところはない
、プラズマＣＶＤが終ると、半導体ウェハ３を反転し、
アニール室１４側へ移動を開始し、ゲートバルブ１３を
開いて反応室１１内の所定位置に置き、ゲートバルブ１
３を閉じる。一方、ランプ６も移動してアニール室１４
の下側に位置させる。そしてランプ６によって下側から
透明窓１５越しに半導体ウェハ３を加熱する。
本実施例によってもスルーブツトの向上、設備費の節減
を図ることができること第２の実施例の場合と同様であ
る。
を図ることができること第２の実施例の場合と同様であ
る。
第６図は本発明ＣＶＤ方法の第６の実施例を示すもので
ある。
ある。
本実施例は、使用するアニール室付きプラズマＣＶＤ装
置がプラズマＣＶＤ時基体加熱用のランプ６ａと、アニ
ール用のランプ６ｂとを別個に有し、ランプ６の移動を
必要としない点と、アニール用ランプ６ｂがアニール室
１４の上側に配置され、半導体ウェハ３を裏返しにする
必要がない点で異なっている。
置がプラズマＣＶＤ時基体加熱用のランプ６ａと、アニ
ール用のランプ６ｂとを別個に有し、ランプ６の移動を
必要としない点と、アニール用ランプ６ｂがアニール室
１４の上側に配置され、半導体ウェハ３を裏返しにする
必要がない点で異なっている。
そして、ランプ６の移動を必要とせずまた半導体ウェハ
３の反転を必要としないのでその分節５の実施例よりも
スルーブツトの向上を図ることができる。
３の反転を必要としないのでその分節５の実施例よりも
スルーブツトの向上を図ることができる。
（Ｈ，発明の効果）
以上に述べたように、本発明ＣＶＤ方法は、基体上に薄
膜を気相成長させ、次いで連続的にエネルギーを照射し
てアニールを行うことを特徴とするものである。
膜を気相成長させ、次いで連続的にエネルギーを照射し
てアニールを行うことを特徴とするものである。
従って、本発明ＣＶＤ方法によれば、ＣＶＤ装置内にお
いてＣｖＤ＠形成後それに引き続いて連続的にアニール
を行うので、ＣＶＤ装置と別に独立したアニール装置を
用意することを必要とせず設備費の増大を回避すること
ができ、また、スルーブツトの向上を図ることができる
。
いてＣｖＤ＠形成後それに引き続いて連続的にアニール
を行うので、ＣＶＤ装置と別に独立したアニール装置を
用意することを必要とせず設備費の増大を回避すること
ができ、また、スルーブツトの向上を図ることができる
。
マイクロ濃２．４５０１ｂ
第１図（Ａ）、（Ｂ）は本発明ＣＶＤ方法の第１の実施
例を示す断面図、第２図は本発明ＣＶＤ方法の第２の実
施例を示す断面図、第３図は本発明ＣＶＤ方法の第３の
実施例を示す断面図、第４図（Ａ）（Ｂ）は本発明ＣＶ
Ｄ方法の第４の実施例を示す断面図、第５図は発明ＣＶ
Ｄ方法の第５の実施例を示す断面図、第６図は本発明Ｃ
ＶＤ方法の第６の実施例を示す断面図である。 符号の説明 ｖｉｊ６の実施例を示す断面図 第６図 ３・・・基体、３ａ・・・薄膜。
例を示す断面図、第２図は本発明ＣＶＤ方法の第２の実
施例を示す断面図、第３図は本発明ＣＶＤ方法の第３の
実施例を示す断面図、第４図（Ａ）（Ｂ）は本発明ＣＶ
Ｄ方法の第４の実施例を示す断面図、第５図は発明ＣＶ
Ｄ方法の第５の実施例を示す断面図、第６図は本発明Ｃ
ＶＤ方法の第６の実施例を示す断面図である。 符号の説明 ｖｉｊ６の実施例を示す断面図 第６図 ３・・・基体、３ａ・・・薄膜。
Claims (1)
- （１）基体上に薄膜を気相成長させ、次いで連続的にエ
ネルギーを照射してアニールを行うことを特徴とするＣ
ＶＤ方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6816489A JP2910045B2 (ja) | 1989-03-20 | 1989-03-20 | Ｃｖｄ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6816489A JP2910045B2 (ja) | 1989-03-20 | 1989-03-20 | Ｃｖｄ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02247384A true JPH02247384A (ja) | 1990-10-03 |
| JP2910045B2 JP2910045B2 (ja) | 1999-06-23 |
Family
ID=13365850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6816489A Expired - Lifetime JP2910045B2 (ja) | 1989-03-20 | 1989-03-20 | Ｃｖｄ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910045B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418658U (ja) * | 1990-06-06 | 1992-02-17 | ||
| US5439877A (en) * | 1990-12-07 | 1995-08-08 | E. I. Du Pont De Nemours And Company | Process for depositing high temperature superconducting oxide thin films |
| US7632378B2 (en) * | 1999-03-05 | 2009-12-15 | Ebara Corporation | Polishing apparatus |
-
1989
- 1989-03-20 JP JP6816489A patent/JP2910045B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418658U (ja) * | 1990-06-06 | 1992-02-17 | ||
| US5439877A (en) * | 1990-12-07 | 1995-08-08 | E. I. Du Pont De Nemours And Company | Process for depositing high temperature superconducting oxide thin films |
| US7632378B2 (en) * | 1999-03-05 | 2009-12-15 | Ebara Corporation | Polishing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2910045B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139793B1 (ko) | 막형성 방법 | |
| US6905079B2 (en) | Shower head structure and cleaning method thereof | |
| JP2022551922A (ja) | 間隙充填堆積プロセス | |
| JPH01119029A (ja) | 高速熱プラズマ多重処理リアクタ及びその使用方法 | |
| US20060228900A1 (en) | Method and system for removing an oxide from a substrate | |
| JP2002155364A (ja) | シャワーヘッド構造、成膜装置、成膜方法及びクリーニング方法 | |
| JP2006269623A (ja) | 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム | |
| KR20160055215A (ko) | 유전체 기판 상의 cctba 계 cvd co 핵형성을 개선하기 위한 표면 처리 | |
| CA2222123A1 (en) | Method for forming salicides | |
| JP4439602B2 (ja) | 半導体装置の製造方法 | |
| US6197118B1 (en) | Thin film deposition apparatus | |
| JPH02247384A (ja) | Ｃｖｄ方法 | |
| JP2775648B2 (ja) | Ｃｖｄ方法 | |
| US6909154B2 (en) | Sacrificial annealing layer for a semiconductor device and a method of fabrication | |
| JP3793273B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6660621B1 (en) | Method of forming ultra-shallow junctions in a semiconductor wafer with silicon layer deposited from a gas precursor to reduce silicon consumption during salicidation | |
| JPH1064848A (ja) | 半導体装置の製造装置および製造方法 | |
| JPS63282274A (ja) | 化学的気相成長装置およびその使用方法 | |
| JPH03225829A (ja) | 半導体装置の製造方法 | |
| JP3231914B2 (ja) | 成膜方法及び成膜装置 | |
| JPH09289203A (ja) | 膜の形成方法 | |
| JPH07302793A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| TW461024B (en) | A method using nitride material as ultra shallow junction | |
| Kuznetsov et al. | Phase Transformations in a-Si/Ni/C-Si Structures with Different Interfacial Ni Layer Thicknesses | |
| JP2003282572A (ja) | 銅配線膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |