KR920009216A - 영상신호 크리스프너 - Google Patents

영상신호 크리스프너 Download PDF

Info

Publication number
KR920009216A
KR920009216A KR1019900015938A KR900015938A KR920009216A KR 920009216 A KR920009216 A KR 920009216A KR 1019900015938 A KR1019900015938 A KR 1019900015938A KR 900015938 A KR900015938 A KR 900015938A KR 920009216 A KR920009216 A KR 920009216A
Authority
KR
South Korea
Prior art keywords
signal
output
delay
video signal
unit
Prior art date
Application number
KR1019900015938A
Other languages
English (en)
Other versions
KR930008168B1 (ko
Inventor
이정상
임종상
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019900015938A priority Critical patent/KR930008168B1/ko
Publication of KR920009216A publication Critical patent/KR920009216A/ko
Application granted granted Critical
Publication of KR930008168B1 publication Critical patent/KR930008168B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음

Description

영상신호 크리스프너
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 블럭도,
제6도는 제5도중 1차 혹은 2차 미분기의 일실시예의 구성도,
제7도는 제5도중 코어링부의 일실시예의 구성도,
제11도는 디지탈 크리스프너의 다른 실시예의 구성도.

Claims (7)

  1. 영상신호 처리 시스템에 있어서, 입력 영상신호를 디지탈 미분하는 1차 미분기(9)와, 상기 1차 미분파형을 재정형 하는 코어링부(10)와, 상기 재정형화된 1차 미분파형을 절대치 변환하는 절대치 변환부(12)와, 상기 재정형된 1차 미분파형을 다시 디지탈 미분하는 2차 미분기(13)와, 상기 2차 미분된 출력을 증폭하고 일정한 레벨에서 제한하는 증폭 제한부(16)와, 상기 절대치 변환후(12) 출력과 상기 증폭제한부(16) 출력을 승산하는 승산부(15)와, 상기 입력 영상신호를 소정 지연하는 지연 조정부(11)와, 상기 지연 조정부(11) 출력과 상기 승산부(15) 출력을 가산하는 가산기(14)로 구성함을 특징으로 하는 디지탈 영상신호 크리스프너.
  2. 제1항에 있어서, 1차 미분기(9) 및 2차 미분기(13)가, 입력 영상신호를 1클럭 지연하는 제1지 기(17)와, 상기 제1 지연기(17)의 출력신호를 1클럭 지연하는 제2지연기(18)와, 상기 입력 영상신호와 상기 제2지연기(18)의 출력신호 차를 출력하는 감산기(19)로 구성됨을 특징으로 하는 디지탈 영상 신호 크리스프너.
  3. 제2항에 있어서, 1차 미분기(9) 및 2차 미분기(13)가 상기 제2 지연기(18)출력을 2클럭 지연하는 지연회로를 더 구비하여 입력 영상 신호로 부터 4클럭 지연된 신호를 감산하도록 구성함을 특징으로 하는 디지탈 영상신호 크리스프너.
  4. 제2항 내지 제3항에 있어서, 코어링부(10)가 1차 미분신호를 소정 지연하는 제3지연기(20)와, 상기 제3지연기(20) 출력을 소정 지연하는 제4지연기(21)와, 상기 1차 미분신호와 상기 제4지연기(21)을 출력신호를 입력하여 두 입력 데이타가 모두 양수일 경우 최소값을 출력하고 음수일 경우는 최대값을 출력하며 부호가 다를 경우 제로를 출력하는 최대 혹은 최소값 선택부(22)로 구성됨을 특징으로 하는 디지탈 영상 신호 크리스프너.
  5. 제4항에 있어서, 최대 혹은 최소값 선택부(22)가 상기 1차 미분신호 및 상기 제4지연기(21) 출력을 비교하는 비교기(25)와, 상기 1차 미분신호 및 상기 제4지연기(21) 출력신호 각각의 부호 비트를 배타적 논리조합하는 제1익스크루시브 오아게이트(27)와, 상기 제4지연기(21) 출력신호의 부호비트와 상기 비교기(25) 출력신호를 배타적 논리조합에는 제2익스크루시브 오아게이트(28)와, 상기 제2 익스크루시브 오아게이트(28)의 출력 상태에 따라 상기 1차 미분신호 혹은 상기 제4지연기(21) 출력신호를 선택적으로 출력하는 멀티플랙서(26)로 구성됨을 특징으로 하는 디지탈 영상 신호 크리스프너.
  6. 영상 신호 처리시스템에 있어서, 입력 영상신호를 디지탈 미분하는 1차 미분기(29)와, 상기 1차 미분파형을 절대치 변환하는 절대치 변환부(31)와, 상기 1차 미분파형의 부호를 정정하는 부호 정정부(33)와, 상기 절대치 변환부(31) 출력신호를 재정형하는 코어링부(32)와, 상기 코어링부(32) 출력신호와 상기 부호 정정부(33) 출력신호를 다시 디지탈 미분하는 2차 미분기(36)와, 상기 2차 미분된 신호를 증폭하여 소정 레벨로 제한 출력하는 증폭 제한부(37)와, 상기 코어링부(32) 출력신호와 상기 증폭 제한부(37) 출력신호를 승산하는 승산기(35)와, 상기 입력 영상신호를 소정지연하는 지연 조정부(30)와, 상기 승산기(35) 출력신호와 상기 지연 조정부(30) 출력신호를 가산하는 가산기(34)로 구성됨을 특징으로 하는 디지탈 영상 신호 크리스프너.
  7. 제6항에 있어서, 1차 미분신호를 순차적으로 지연하는 제5 및 제6지연기(38, 39)와, 상기 1차 미분신호와 상기 제6지연기(39) 출력신호의 최소값을 출력하는 최소값 선택부(40)로 구성됨을 특징으로 하는 디지탈 영상신호 크리스프너.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900015938A 1990-10-08 1990-10-08 영상신호 크리스프너 KR930008168B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900015938A KR930008168B1 (ko) 1990-10-08 1990-10-08 영상신호 크리스프너

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015938A KR930008168B1 (ko) 1990-10-08 1990-10-08 영상신호 크리스프너

Publications (2)

Publication Number Publication Date
KR920009216A true KR920009216A (ko) 1992-05-28
KR930008168B1 KR930008168B1 (ko) 1993-08-26

Family

ID=19304418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015938A KR930008168B1 (ko) 1990-10-08 1990-10-08 영상신호 크리스프너

Country Status (1)

Country Link
KR (1) KR930008168B1 (ko)

Also Published As

Publication number Publication date
KR930008168B1 (ko) 1993-08-26

Similar Documents

Publication Publication Date Title
KR920007447A (ko) 수평윤곽 보상회로
US4430721A (en) Arithmetic circuits for digital filters
KR920009216A (ko) 영상신호 크리스프너
KR890001379A (ko) 비디오 신호 처리 방법 및 이를 위한 변환기
JPH05199199A (ja) スタッフ同期制御方式
KR920001830A (ko) 입력가중형 트랜스 버셜필터
US4743969A (en) Correlator
NL8300505A (nl) Digitale signalen verwerkende schakeling.
JPH0229255B2 (ja) Shingodensohoshiki
JP2899001B2 (ja) デジタル信号処理方法
JP2507087B2 (ja) コアリング回路
KR950035106A (ko) 디지탈 신호 처리 장치 및 방법과, 디서 신호 발생 장치
JPH0311124B2 (ko)
KR950027776A (ko) 디지탈 자동 주파수 조정장치
JPH02294126A (ja) データ多重化装置
JPH07114369B2 (ja) 並列処理型平面予測回路
KR940020729A (ko) 디지탈 오디오 적외선 수신기의 에러처리 회로
JPH0449708A (ja) Ｆｉｒフィルタ回路
KR970022733A (ko) 비트 시리얼 기법을 이용한 미분기
KR980004361A (ko) 디지탈/아날로그 컨버터용 디엠퍼시스 필터 회로
JPH07123214B2 (ja) Ｄ／ａ変換装置
JPH0354981A (ja) 振幅評価装置
JPS6223628A (ja) デイジタル伸張回路
JPH0435590A (ja) 差分符号化回路
JPS55102967A (en) Half-tone reproduction system for facsimile or the like

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee