KR950027776A - 디지탈 자동 주파수 조정장치 - Google Patents

디지탈 자동 주파수 조정장치 Download PDF

Info

Publication number
KR950027776A
KR950027776A KR1019940004461A KR19940004461A KR950027776A KR 950027776 A KR950027776 A KR 950027776A KR 1019940004461 A KR1019940004461 A KR 1019940004461A KR 19940004461 A KR19940004461 A KR 19940004461A KR 950027776 A KR950027776 A KR 950027776A
Authority
KR
South Korea
Prior art keywords
signal
output
outputting
horizontal
adder
Prior art date
Application number
KR1019940004461A
Other languages
English (en)
Other versions
KR0143530B1 (ko
Inventor
김동하
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940004461A priority Critical patent/KR0143530B1/ko
Priority to US08/291,846 priority patent/US5515108A/en
Priority to JP6194135A priority patent/JP3032430B2/ja
Publication of KR950027776A publication Critical patent/KR950027776A/ko
Application granted granted Critical
Publication of KR0143530B1 publication Critical patent/KR0143530B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B15/03—Control of operating function, e.g. switching from recording to reproducing by using counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

자동주파조정장치에 관한 것으로, 특히 모듈로 카운터를 이용하여 디지탈 방식으로 주파수를 자동으로 조절하는 디지탈 자동 주파수 조정장치에 관한 것이다.
아날로그 수평동기신호와 시스템클럭신호(F_clk)를 입력하여 수평동기 분리포인트값을 추출하고, 한 수평동기구간내 클럭갯수와 디지탈 수평동기신호 (MHsync) 및 소정클럭 지연된 디지탈 수평동기신호를 출력하고, 상기 수평동기 분리포인트값과 소정 클럭 지연된 디지탈 수평동기 신호 및 수평동기내 클럭갯수값을 입력하여 시스템클럭에 의해 실제 수평동기구간을 산출하고, 상기 실제수평동기구간으로부터 표준수평동기구간을 감산하여 라인지터량을 산출하며, 표준 저역변환 반송색신호(Fcu)와 상기 라인지터량을 입력하여 보정된 저역변환 반송색신호를 출력하여 상기 보정된 저역변환 반송색호와 표준 저역변환 반송색신호를 입력하여 지터가 보상된 주파수신호를 발생한다.

Description

디지탈 자동 주파수 조정장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 자동주파수조정장치의 블럭구성도,
제3도는 제2도중 수평동기 변환부(100)의 구체회로도,
제4도는 제2도중 라인지터 산출부(200)의 구체회로도.

Claims (12)

  1. 디지탈 자동 주파수 조정장치에 있어서, 아날로그 수평동기신호와 시스템클럭신호(F_clk)를 입력하여 수평 동기 분리포인트값을 추출하고, 한 수평동기구간내 클럭갯수와 디지탈 수평동기신호(MHsync)를 출력하는 수평동기 변환수단과, 상기 수평동기 변환수단으로부터 출력된 수평동기 분리포인트값과 수평동기내 클럭갯수값을 입력하여 시스템클럭에 의해 실제 수평동기구간을 산출하고, 상기 실제수평동기구간으로부터 표준수평동기구간을 감산하여 라인지터량을 산출하는 라인지터 산출수단과, 표준 저역변환 반송색신호(Fcu)와 상기 라인지터 산출수단으로부터 클력된 라인지터량을 입력하여 보정된 저역변환 반송색신호를 출력하는 반송색신호 보정수단과, 상기 반송색신호 보정수단으로부터 보정된 반송색신호와 표준 저역 변환 반송색신호들 입력하여 자동주파수 조정을 위한 새로운 저역변환 반송색신호를 발생하는 모듈로 카운터로 구성함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  2. 제1항에 있어서, 상기 수평동기 변환수단은, 수평동기신호(MHsync)를 시스템클럭(F_clk)신호를 입력하여 상기 디지탈 수평동기신호에 의해 수평동기 분리포인트값을 추출하는 수평동기 분리포인트값 추출수단과, 상기 디지탈 수평동기신호를 입력하여 한 수평동기구간내 시스템클럭신호의 갯수를 카운팅하여 출력하는 클럭신호 카운팅수단으로 구성함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  3. 제2항에 있어서, 상기 디지탈 수평동기 발생수단은, 수평동기신호(MHsync)를 시스템클럭(F_clk)신호에 래치시키는 제1래치(101)와, 상기 제1래치(101)로부터 래치출력된 수평동기신호를 다시 래시시켜 출력하는 제2래치(102)와, 상기 제1래치 (101)로부터 래치 출력된 수평동기신호와 수평동기 분리를 위한 기준레벨값을 감산출력하는 감산기(103)와, 상기 제2래치(102)로부터 래치 출력된 수평동기신호와 수평동기 분리를 위한 기준레벨값(Thr)을 감산출력하는 감산기(104)와, 상기 감산기 (103)로부터 감산출력된 신호와 상기 감산기(104)로부터 감산출력된 신호를 입력하여 논리곱 출력하는 오아게이트(105)와, 상기 오아게이트(105)로부터 출력된 신호를 시스템 클럭신호(F_clk)에 의해 소정지연 시켜 디지탈 수평동기신호(MHsync)를 출력하는 플립플롭(106)로 구성함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  4. 제3항에 있어서, 상기 수평동기 분리포인트값 추출수단, 수평동기신호(Hsync)를 시스템클럭(F_clk)신호에 래치시키는 제1래치(101)와, 상기 제1래치(101)로부터 래치출력된 수평동기신호를 다시 래치시켜 출력하는 제2래치(102)와, 상기 제2래치(102)로부터 래치 출력된 신호를 입력하여 상기 수평동기신호(MHsync)에 의해 래치시켜 제2수평동기분리 포인트값(B)을 출력하는 제3래치(107)와, 상기 제1래치(101)로부터 래치 출력된 신호를 입력하여 상기 수평동기신호(MHsync)에 의해 래치시켜 제1수평동기분리 포인트값(A)을 출력하는 제4래치(108)로 구성함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  5. 제4항에 있어서, 상기 클럭신호 카운팅수단은, 상기 플립플롭(106)로부터 출력된 디지탈 수평동기신호(MHsync)에 의해 로드되어 수평동기구간내의 클럭갯수를 카운팅하는 카운터(109)와, 상기 카운터 (109)로부터 출력된 클럭갯수를 상기 디지탈 수평동기신호(MHsync)에 의해 래치시켜 출력하는 제5래치(110)로 구성함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  6. 제2항에 있어서, 상기 디지탈 수평동기신호(MHsync)를 시스템 클럭신호(F clk)에 의해 소정 클럭 지연 출력하는 플립플롭을 더 구비함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  7. 제6항에 있어서, 상기 라인지터 산출수단은, 수평동기 분리를 위한 기준레벨값(Thr)와 상기 제2수평동기분리 포인트값(B)을 감산출력하는 감산기(201)와, 상기 제1수평동기분리 포인트값(A)과 제2수평동기분리 포인트값(B)을 감산하는 (202)와, 상기 감산기(201)로부터 출력된 신호를 상기 감산기(202)로부터 출력된 신호로 나누어 출력하는 제산기(203)와, 상기 제산기(203)로부터 출력된 신호를 디지탈 수평동기신호(MHsync)에 의해 지연시켜 제1분리에러신호를 출력하는 플립플롭(204)과, 상기 플립플롭(204)로부터 출력된 제1분리에러신호를 디지탈 수평동기신호(MHsync)에 의해 지연시켜 제2분리 에러신호를 출력하는 플립플롭(205)과, 상기 플립플롭(204)로부터 출력된 제1분리에러신호로부터 상기 플립플롭(205)로부터 출력된 제2분리에러신호를 감산하여 에러차값을 출력하는 감산기(206)와, 상기 감산기 (206)로부터 출력된 에러차값과 상기 수평동기 변환부(100)로부터 출력된 한 수평동기구간내 클럭신호갯수(N)를 가산하여 출력하는 가산기(207)와, 상기 가산기(207)로부터 가산 출력된 신호와 시스템 클럭신호(F_clk)를 승산하여 실제수평동기구간 (L_current)을 출력하는 승산기(208)와, 상기 승산기(208)부터 출력된 실제수평동기구간(L_current)에서 표준수평 동기구간(L_standard)을 감산하여 라인지터(ΔTline)를 출력하는 감산기(209)로 구성함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  8. 제7항에 있어서, 상기 반송색신호 보정수단은, 상기 라인지터(ΔTline)와 상수(K)를 승산하여 출력하는 승산기(301)와, 제1 표준저역변환 반송색신호(Fcul)와 상기 승산기(301)로부터 승산된 신호를 가산하여 출력하는 가산기(302)와, 상기 가산기(302)로부터 가산된 신호를 절대값을 취해 출력하는 절대치기(ABS) (303)와, 제2표준저역변환 반송색신호(Fcu2)를 상기 절대치기(303)로부터 절대값을 취한 신호를 나누어 몫과 나머지를 출력하는 제산기(304)와, 상기 제산기(304)로부터 출력된 몫과 상기 가산기(302)로부터 가산출력된 신호를 배타논리합하여 출력하는 익스클루시브 오아게이트(305)와, 제3표준 저역변환 반송색신호(Fcu)와 상기 익스클루시브 오아게이트(306)로부터 출력된 신호를 가산하여 출력하는 가산기(306)와, 상기 가산기(306)로부터 가산된 신호를 소정클럭 지연된 디지탈 수평동기신호에 동기시켜 출력하는 래치(307)와, 상기 래치(307)로부터 지연 출력된 신호를 시스템 클럭신호(F_clk)에 동기시켜 보정된 제3 보정저역변환 반송색신호(NFcu3)를 출력하는 래치(308)와, 상기 제산기(304)로부터 출력된 나머지와 상기 가산기(302)로부터 가산 출력된 신호를 배타논리합하여 출력하는 익스클루시브 오아게이트(309)와, 상기 가산기(302)로부터 가산된 신호와 제2표준 저역변환 반송색신호(Fcu2)를 논리곱 출력하는 앤드게이트(310)와, 상기 가산기(302)로부터 가산출력된 신호와 상기 익스클루시브오아게이트(309)로부터 출력된 신호와 상기 앤드게이트(310)로부터 논리곱 출력된 신호를 가산하여 출력하는 가산기(311)와, 상기 가산기(311)로부터 가산된 신호를 소정클럭지연된 디지탈 수평동기신호(3DMHysnc)에 동기시켜 출력하는 래치 (312)와, 상기 래치(312)로부터 래치출력된 신호를 시스템 클럭신호(F_clk)에 동기시켜 보정된 제1 보정저역 변환 반송색신호(NFcu1)를 출력하는 래치(313)로 구성함을 특징으로 하는 디지탈 자동주파수 조정장치.
  9. 제8항에 있어서, 상기 모듈로 카운터는, 상기 제1 보정저역변환 반송색신호(NFcu1)와 버퍼(403)로부터 출력된 신호를 가산출력하는 가산기(401)와, 상기 가산기(401)로부터 가산된 신호를 카운팅하여 출력하고, 상기 카운팅 값이 설정된 값이 될시 캐리신호를 출력하는 모듈로 Fcu2(402)와, 상기 모듈로 Fcu2(402)로부터 출력된 카운팅값을 입력하여 시스템클럭신호(F_clk)에 의해 버퍼링 출력하는 버퍼 (403)와, 상기 모듈로 Fcu2(402)로부터 출력된 캐리신호 및 버퍼(406)로부터 버퍼링 출력된 신호와 제3보정 저역변환 반송색색송색호(NFcu3)를 가산 출력하는 가산기(404)와, 상기 가산기(404)로부터 가산 출력된 신호를 설정값과 연산하여 소정논리값을 출력하는 모듈로 Fcu4(405)와 상기 모듈로 Fcu4(405)로부터 출력된 논리값을 시스템클럭신호(F_clk)에 의해 버퍼링 출력하는 버퍼(406)와, 상기 버퍼(406)로부터 버퍼링 출력된 신호와 제2표준저역변환 색반송신호(Fcu2) 또는 제4표준저역변환 색반송신호(Fcu4)를 가산하여 출력하는 가산기(407)와, 상기 버퍼(406)로부터 버퍼링 출력된 신호와 상기 가산기(407)로부터 출력된 신호를 시스템클럭신호(F_clk)에 의해 하나를 선택 출력하는 MUX(408)와, 상기 MUX(409)로부터 선택출력된 신호를 입력하여 싸인 저역변환 반송색신호(SINFcu)와 코싸인 저역변환 반송색신호(COSFcu)를 출력하는 롬(409)으로 구성함을 특징으로 하는 디지탈 자동주파수 조정장치.
  10. 제1항에 있어서, 상기 라인지터 산출수단은, 수평동기 분리를 위한 기준레벨값(Thr)와 상기 제2수평동기분리 포인트값(B)을 감산출력하는 감가산기(201)와, 상기 제1수평동기분리 포인트값(A)과 제2수평동기분리 포인트값(B)을 감산하는 (202)와, 상기 감산기(201)로부터 출력된 신호를 상기 감산기(202)로부터 출력된 신호로 나누어 출력하는 제산기(203)와, 상기 제산기(203)로부터 출력된 신호를 디지탈 수평동기신호(MHysnc)에 의해 지연시켜 제1분리에러신호를 출력하는 플립플롭(204)과, 상기 플립플롭(204)로부터 출력된 제1분리에러신호를 디지탈 수평동기신호(MHysnc)에 의해 지연시켜 제2에러신호를 출력하는 플립플롭(205)과, 상기 플립플롭(204)로부터 출력된 제1분리에러신호로를 디지탈 수평동기신호(MHysnc)에 의해 지연시켜 제2에러신호를 출력하는 플립플롭(205)과, 상기 플립플롭(204)로부터 출력된 제1분리에러신호(Herror1)로부터 상기 플립플롭(205)로부터 출력된 제2에러신호를 감산하여 에러차값을 출력하는 감산기(206)와, 상기 감산기(206)로부터 출력된 에러차값과 상기 수평동기 변환부(100)로부터 출력된 한 수평동기구간내 클럭신호갯수(N)를 가산하여 출력하는 가산기(207)와, 상기 가산기(207)로부터 가산 출력된 신호와 시스템 클럭신호(F_clk)를 승산하여 실제수평동기구간(L_current)을 출력하는 승산기(208)와, 상기 승산기(208)부터 출력된 실제수평동기구간(L_current)에서 표준수평 동기구간(L_standard)을 감산하여 라인지터(ΔTline)를 출력하는 감산기 (209)로 구성함을 특징으로 하는 디지탈 자동 주파수 조정장치.
  11. 제1항에 있어서, 상기 반송색신호 보정수단은, 상기 라인지터(ΔTline)와 상수(K)를 승산하여 출력하는 승산기(301)와, 제1 표준저역변환 반송색신호(Fcul)와 상기 승산기(301)로부터 승산된 신호를 가산하여 출력하는 가산기(302)와, 상기 가산기(302)로부터 가산된 신호를 절대값을 취해 출력하는 절대치기(303)와, 제2표준저역변환 반송색신호(Fcu2)를 상기 절대치기(303)로부터 절대값을 취한 신호를 나누어 몫과 나머지를 출력하는 제산기(304)와, 상기 제산기(304)로부터 출력된 몫과 상기 가산기(370)로부터 가산출력된 신호를 배타논리합하여 출력하는 익스플루시브 오아게이트(305)와, 제3 표준 저역변환 반송색신호(Fcu)와 상기 익스클루시브 오아게이트(306)로부터 출력된 신호를 가산하여 출력하는 가산기(306)와, 상기 가산기 (306)로부터 가산된 신호를 소정 클럭 지연된 디지탈 수평동기신호에 동기시켜 출력하는 래치(307)와, 상기 래치(307)로부터 래치출력된 신호를 시스템 클럭신호(F_clk)에 동기시켜 보정된 제3보정저역변환 반송색신호(NFcu3)를 출력하는 래치 (308)와, 상기 제산기(304)로부터 출력된 나머지와 상기 가산기(302)로부터 가산 출력된 신호를 배타논리합하여 출력하는 익스클루시브 오아게이트(309)와, 상기 가산기(302)로부터 가산된 신호와 제2 표준 저역변환 반송색신호(Fcu2)를 논리곱 출력하는 앤드게이트(310)와, 상가 가산기(302)로부터 가산출력된 신호와 상기 익스클루시브 오아게이트(309)로부터 출력된 신호와 상기 앤드게이트(310)로부터 논리곱 출력된 신호를 가산하여 출력하는 가산기(311)와, 상기 가산기(311)로부터 가산된 신호를 소정클럭지연된 디지탈 수평동기신호에 동기시켜 출력하는 래치(312)와, 상기 래치(312)로부터 래치출력된 신호를 시스템 클럭신호(F_clk)에 동기시켜 보정된 제1 보정저역변환 반송색신호(NFcu1)를 출력하는 래치(313)로 구성함을 특징으로 하는 디지탈 자동주파수 조정장치.
  12. 제1항에 있어서, 상기 모듈로 카운터는, 상기 제1 보정저역변환 반송색신호(NFcu1)와 버퍼(403)로부터 출력된 신호를 가산출력하는 가산기(401)와, 상기 가산기(401)로부터 가산된 신호를 카운팅하여 출력하고, 상기 카운팅 값이 설정된 값이 될시 캐리신호를 출력하는 모듈로 Fcu2(402)와, 상기 모듈로 Fcu2(402)로부터 출력된 카운팅 값을 입력하여 시스템클럭신호(F_clk)에 의해 버퍼링 출력하는 버퍼 (403)와, 상기 모듈로 Fcu2(402)로부터 출력된 캐리신호 및 버퍼(406)로부터 버퍼링 출력된 신호와 제3보정 저역변환 반송색색송색호(NFcu3)를 가산 출력하는 가산기(404)와, 상기 가산기(404)로부터 가산 출력된 신호를 설정값과 연산하여 소정논리값을 출력하는 모듈로 Fcu4(405)와 상기 모듈로 Fcu4(405)로부터 출력된 논리값을 시스템클럭신호(F_clk)에 의해 버퍼링 출력하는 버퍼(406)와, 상기 버퍼(406)로부터 버퍼링 출력된 신호와 제2표준저역변환 색반송신호(Fcu2) 또는 제4표준저역변환 색반송신호(Fcu4)를 가산하여 출력하는 가산기(407)와, 상기 버퍼(406)로부터 버퍼링 출력된 신호와 상기 가산기(407)로부터 출력된 신호를 시스템클럭신호(F_clk)에 의해 하나를 선택 출력하는 MUX(408)와, 상기 MUX(409)로부터 선택출력된 신호를 입력하여 싸인 저역변환 반송색신호(SINFcu)와 코싸인 저역변환 반송색신호(COSFcu)를 출력하는 롬(409)으로 구성함을 특징으로 하는 디지탈 자동주파수 조정장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004461A 1993-08-18 1994-03-08 디지탈 자동 주파수 조정장치 KR0143530B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940004461A KR0143530B1 (ko) 1994-03-08 1994-03-08 디지탈 자동 주파수 조정장치
US08/291,846 US5515108A (en) 1993-08-18 1994-08-17 Digital automatic frequency control method and circuit therefor
JP6194135A JP3032430B2 (ja) 1993-08-18 1994-08-18 デジタル自動周波数調整方法及びその回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004461A KR0143530B1 (ko) 1994-03-08 1994-03-08 디지탈 자동 주파수 조정장치

Publications (2)

Publication Number Publication Date
KR950027776A true KR950027776A (ko) 1995-10-18
KR0143530B1 KR0143530B1 (ko) 1998-07-15

Family

ID=19378512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004461A KR0143530B1 (ko) 1993-08-18 1994-03-08 디지탈 자동 주파수 조정장치

Country Status (1)

Country Link
KR (1) KR0143530B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790979B1 (ko) * 2006-02-07 2008-01-02 삼성전자주식회사 동기검출장치

Also Published As

Publication number Publication date
KR0143530B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
GB2241620A (en) Delay devices
GB1352937A (en) System for correcting time-base errors in a repetitive signal
EP0877505B1 (en) Synchronous circuit controller for controlling data transmission between asynchronous circuits
KR0185594B1 (ko) 샘플링 레이트 변환 장치
KR960036465A (ko) 4상 위상 변조기
US5287389A (en) Frame alignment circuit
KR950027776A (ko) 디지탈 자동 주파수 조정장치
US7453288B2 (en) Clock translator and parallel to serial converter
KR880013405A (ko) 시간축 보정기
JP2841935B2 (ja) 位相復調器
JP2882385B2 (ja) クロック位相同期回路
KR950006818A (ko) 디지탈 자동주파수조정(afc) 방법 및 장치
KR960008791A (ko) 디지탈 데이타 샘플링 위상 변환 회로 및 변환 방법
AU670345B2 (en) Reset and synchronizing device
JPH08163399A (ja) ディジタル信号の位相差吸収装置
KR920009216A (ko) 영상신호 크리스프너
JP2943852B2 (ja) クロック同期回路
JPH08256138A (ja) クロック抽出回路
JP2982656B2 (ja) 伝送系クロック同期装置
KR910016209A (ko) 영상 신호의 시간차 보정 장치
WO2003047109A3 (en) Bit-detection arrangement and apparatus for reproducing information
JPS6323436A (ja) 位相同期回路
JPH10257351A (ja) 水平同期信号再生装置
JPS6018079A (ja) サンプリングパルス発生回路
KR960028166A (ko) 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee