KR920009074A - 퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치 - Google Patents

퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치 Download PDF

Info

Publication number
KR920009074A
KR920009074A KR1019900017144A KR900017144A KR920009074A KR 920009074 A KR920009074 A KR 920009074A KR 1019900017144 A KR1019900017144 A KR 1019900017144A KR 900017144 A KR900017144 A KR 900017144A KR 920009074 A KR920009074 A KR 920009074A
Authority
KR
South Korea
Prior art keywords
data
generator
personal computer
output
bit
Prior art date
Application number
KR1019900017144A
Other languages
English (en)
Other versions
KR930004260B1 (ko
Inventor
윤성순
이원택
이명원
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019900017144A priority Critical patent/KR930004260B1/ko
Publication of KR920009074A publication Critical patent/KR920009074A/ko
Application granted granted Critical
Publication of KR930004260B1 publication Critical patent/KR930004260B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details

Landscapes

  • Manipulation Of Pulses (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 퍼스널 컴퓨터와 연관된 본 발명에 다른 디지탈 펄스 발생장치를 개략적으로 도시하는 블록도.
제2도는 제1도에 도시된 신호 처리부를 상세히 도시하는 블록도.
* 도면의 주요부분에 대한 부호의 설명
10 : 퍼스널 컴퓨터 21 : 듀얼 포트 RAM
23 : 외부 클럭 입력부 24 : 어드레스 발생부
25 : 채널 선택신호 발생부 29 : 인터럽트 발생부

Claims (3)

  1. 다수개의 입력 채널에 각기 필요한 디지탈 데이타를 입력하기 위한 n비트 펄스 발생장치에 있어서, 퍼스널 컴퓨터의 데이타 버스를 통하여 상기 다수개의 입력 채널에 필요한 각기 다수의 파형에 대하여 변환된 다수의 각각의 채널별 n비트 패턴 데이타를 퍼스널 컴퓨터의 어드레스 및 제어 신호의 제어하에 제1영역과 제2영역으로 분할된 메모리 영역내에 순차적으로 기억하는 메모리 수단(21)과; 퍼스널 컴퓨터의 제어하에 발생된 클럭을 분주하여 상기 메모리 수단에 기억된 데이타의 출력 속도를 조절하는 클럭 입력부(23)와; 상기 클럭 입력부(23)로부터의 클럭 신호에 따라 상기 다수의 각각의 n비트 데이타가 기억된 상기 메모리 수단(21)의 상기 제1 및 제2영역의 어드레스를 순차적으로 지정하는 어드레스 발생부(24)와; 상기 클럭 입력부(23)로부터의 클럭 신호에 따라 상기 순차적으로 억세스된 메모리 수단(21) 내 채널별 데이타를 외부로 출력가능하게 판독 인에이블시키는 제어 신호 발생부(26)와; 상기 출력된 데이타를 일시 래치하여 외부 채널별로 한 워드씩 출력시키는 데이타 버퍼(27)를 포함하는 퍼스널 컴퓨터를 이용하는 n비트 디지탈 펄스 데이타 발생장치.
  2. 제1항에 있어서, 상기 어드레스 발생부(24)로 부터 발생된 신호에 따라 상기 메모리 수단(21)의 제1영역중의 마지막 데이타가 출력될때와, 상기 메모리 수단(21)의 제2영역중의 마지막 데이타가 출력될때 인터럽터를 컴퓨터로 발생시켜 새로운 다수의 n비트 데이타가 순차적으로 상기 영역내에 각기 기억되게 해주는 인터럽트 발생부(29)를 더 포함하는 퍼스널 컴퓨터를 이용하는 n비트 디지탈 펄스 데이타 발생장치.
  3. 제1항 또는 제2항에 있어서, 상기 어드레스 발생부(24)의 출력된 어드레스 신호에 따라 상기 데이타 버퍼(27)로부터 상기 채널별로 한 워드씩 출력된 데이타를 대응하는 외부 채널로 분배해주는 채널 선택 신호 발생부(25)를 더 포함하는 퍼스널 컴퓨터를 이용하는 n비트 디지탈 데이타 발생장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017144A 1990-10-25 1990-10-25 퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치 KR930004260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900017144A KR930004260B1 (ko) 1990-10-25 1990-10-25 퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017144A KR930004260B1 (ko) 1990-10-25 1990-10-25 퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치

Publications (2)

Publication Number Publication Date
KR920009074A true KR920009074A (ko) 1992-05-28
KR930004260B1 KR930004260B1 (ko) 1993-05-22

Family

ID=19305174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017144A KR930004260B1 (ko) 1990-10-25 1990-10-25 퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치

Country Status (1)

Country Link
KR (1) KR930004260B1 (ko)

Also Published As

Publication number Publication date
KR930004260B1 (ko) 1993-05-22

Similar Documents

Publication Publication Date Title
US4694395A (en) System for performing virtual look-ahead memory operations
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
JPH01130240A (ja) データ列発生装置
KR980004059A (ko) 데이타 처리장치 및 그 레지스터 어드레스 변환방법
KR880014560A (ko) 메모리 회로
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
JPH11353225A (ja) 逐次実行型でグレイ・コード体系のアドレッシングを行うタイプのプロセッサがアクセスするメモリ、及びメモリにコード/データを格納する方法
EP0297581A3 (en) Pseudo-noise sequence generator
KR920009074A (ko) 퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치
KR960036681A (ko) 블럭킹 현상을 제거하기 위한 움직임 보상장치
US4296480A (en) Refresh counter
KR100205305B1 (ko) 페이지 모드회로
KR860009421A (ko) 논리기능을 가진 기억회로
KR880008140A (ko) 디지탈 신호 처리용 집적 회로
JP2595998B2 (ja) 電子楽器
JPH0520173A (ja) キヤツシユメモリ回路
KR880002118B1 (ko) 문자처리장치
KR0119516Y1 (ko) 가변속도 기록장치
JP3013011B2 (ja) バッファ回路
JPH0660019A (ja) データ格納方式
JPH06161879A (ja) ディジタルデータ処理装置
KR940013061A (ko) 타임스위치의 메모리 억세스회로
KR910012917A (ko) 워드 디인터리브(Word Deinterleave) 회로
KR890010876A (ko) 디지탈 오디오 테이프 시스템에서의 디지탈 비디오신호 처리에 따른 동기 발생회로
KR960030082A (ko) 하드 디스크 컨트롤러의 램 액세스 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960123

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee