KR920004761B1 - 바이폴라 트랜지스터의 제조방법 - Google Patents
바이폴라 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR920004761B1 KR920004761B1 KR1019890011994A KR890011994A KR920004761B1 KR 920004761 B1 KR920004761 B1 KR 920004761B1 KR 1019890011994 A KR1019890011994 A KR 1019890011994A KR 890011994 A KR890011994 A KR 890011994A KR 920004761 B1 KR920004761 B1 KR 920004761B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- oxide film
- type
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000206 photolithography Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제 1 도는 이 발명에 따른 트랜지스터의 공정순서도를 나타낸 부분단면도.
제 2 도는 이 발명에 의한 바이폴라 트랜지스터의 수직도핑 상태도.
제 3 도는 이 발명의 바이폴라 트랜지스터로 구성되는 내부전압 콘버터의 온도특성 상태도.
제 4 도는 이 발명에서 새로운 필드격리 공정을 사용하는 경우에 나타나는 펀치드루우(punch-through)전압의 특성 비교도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 웰
3, 8, 10 : 산화층 4, 6, 9 : 포토리지스트
5 : 붕소 7 : 비소
11 : 메틸
이 발명은 반도체 메모리소자의 내부전압 콘버터를 구성하는 트랜지스터에 관한 것이다.
특히, 필드산화막을 형성시킨후 높은 에너지로 이온주입되게한 바이폴라 트랜지스터의 제조방법에 관한 것이다. 현재 고집적용 메모리소자(DRAM)가 개발되면서 메모리소자 내부에 구성되는 내부전압 콘버터 안정도가 크게 요구되고 있다. 따라서 내부전압 콘버터에 온도에 의한 영향을 배제시키기 위하여 바이씨모스(Bi-CMOS)타입의 회로가 널리 사용되고 있는 실정이었다. 이와 같이 안정된 기준전압을 발생시키기 위하여, 저항형, MOS형, 바이폴라형등으로 고집적용 메모리소자에 구성되는 내부전압 콘버터를 구성시킬 수가 있으나, 낮은 대기(stand-by)전류와 칩면적을 축소시키는 동시에 온도특성을 개선시키기 위하여는 바이폴라 트랜지스터로 내부전압 콘버터를 구성시키는 것이 바람직한 것이다.
이 발명의 목적은 높은 온도에서의 엑세스타임의 열화를 방지할수 있는 바이폴라 트랜지스터의 제조방법을 제공하고자 하는 것이다. 다른 목적은 반도체 메모리소자내에 구성되는 내부전압 콘버터의 온도특성을 개선할 수 있는 BGR회로(Band Gap Rd ference)용 바이폴라 트랜지스터의 제조방법을 제공하고자 하는 것이다.
이와 같은 목적은 반도체 기판 위에 필드산화막을 형성시킨후 사진식각 공정을 사용하여 트랜지스터 소자가 형성되는 영역에 접속창을 형성시키고 고에너지로 이온주입시키는 공정을 사용하여 달성될수 있다.
이 발명의 특징은 P형 반도체 기판의 소정영역에 N형의 웰 영역을 형성하고 상기 웰 영역의 주위에 필드산화막을 형성하는 공정과, 통상의 사진식각 공정에 의해 형성된 제1,2창을 통하여 P형의 베이스 영역 및 상기 필드산화막 하부의 필드격리 영역을 각각 형성하는 제1이온주입 공정과, 통상의 사진식각 공정에 의해 형성된 제3,4창을 통하여 고농도의 N형의 에미터 영역 및 콜렉터 영역을 형성하는 제2이온주입 공정과, 통상의 사진식각 공정에 의해 형성된 제5창을 통하여 고농도의 P형 베이스 접촉 영역을 형성하는 제3이온주입 공정과, 통상의 금속 배선 공정에 의해 상기 에미터 영역, 베이스 접촉 영역 및 콜렉터 영역에 전극을 각각 형성하는 공정을 포함하여 이루어지는데 있다.
이하, 이 발명의 실시예를 첨부된 도면에 의하여 상세하게 설명하면 다음과 같다.
제 1a 도를 참조하면, n형 웰(2)이 형성된 P형 실리콘 기판(1)의 전면에 산화층을 도포한다. 통상의 사진식각법에 의하여 산화층(3)을 상기 n형 웰(2)의 표면상에 선택적으로 형성함으로써, 상기 n형 웰(2) 이외의 상기 P형 실리콘 기판(1)의 표면을 노출시킨다. 이후, 상기 산화층(3)을 마스크로 하여 상기 노출된 P형 실리콘 기판(1)의 영역을 산화시킴으로써 상기 산화층(3)의 두께보다 큰 두께를 갖는 필드산화막(15)을 상기 노출된 P형 실리콘 기판(1)의 영역에 형성한다.
제 1b 도를 참조하면, 통상의 사진식각법으로 상기 산화층(3)의 소정 영역에 포토리지스트(4)를 형성하여 상기 산화층(3)의 상부에 베이스 영역을 위한 창과 상기 필드산화막(15)의 상부에 창을 형성하고 상기 포토리지스트(4)를 마스크로하여 상기 산화층(3)의 노출된 영역을 제거한다. 이때 상기 필드산화막(15)의 노출된 영역도 상기 산화층(3)의 두께만큼 제거된다. 이후, 상기 포토리지스트(4)를 마스크로하여 붕소(5)를 고에너지로 이온주입 시킴으로써 상기 n형 웰(2) 영역내의 P형 베이스 영역과 상기 필드산화막(15) 하부의 격리 영역을 각각 형성한다.
제 1c 도를 참조하면, 상기 포토리지스트(4)를 제거하고, 상기 구조의 전면에 산화막(8)을 도포한다. 이후 통상적인 사진식각법에 의하여 상기 산화막(8)의 상부에 포토리지스트(6)를 도포하고 베이스 영역을 위한 창과 콜렉터 영역을 위한 창을 각각 형성한 후 노출되는 영역의 상기 산화막(8)을 제거한다. 이후 상기 창이 형성된 포토리지스트(6)을 마스크로하여 비소(7)가 이온주입된 고농도의 N형 베이스 영역과 콜렉터 영역을 각각 형성한다.
제 1d 도를 참조하면, 상기 포토리지스트(6)를 제거하고 상기 구조를 전면에 산화막(10)를 도포한다. 이후 통상적인 사진식각법에 의하여 상기 산화막(10)의 상부에 포토리지스트(9)를 도포하고 베이스 접촉 영역을 위한 창을 형성한후 노출되는 영역의 상기 산화막(10)을 제거한다. 이후 상기 창이 형성된 포토리지스트(9)를 마스크로 하여 붕소(5) 또는 BF2가 이온주입된 고농도의 P형 베이스 콘택 영역을 형성한다.
제 1e 도를 참조하면, 상기 포토리지스트(9)를 제거하고 상기 구조의 전면에 두꺼운 산화막 또는 질화막의 절연막(17)을 형성한다. 이후 통상적인 사진식각 공정에 의하여 상기 절연막(17) 및 산화막(10)의 소정 영역이 순차적으로 제거된 접촉창을 상기 에미터 영역, 베이스 접촉 영역 및 콜렉터 영역에 각각 형성한다. 이후 통상적인 공정에 의하여 상기 에미터 영역, 베이스 접촉 영역 및 콜렉터 영역에 메틸을 각각 접촉시켜 에미터 전극, 베이스 전극, 콜렉터 전극을 형성한다. 이때, 일반적인 얼로이(Alloy) 공정이 포함된다.
이 발명은 이와 같은 바이폴라 트랜지스터를 제조하는 것이나 CMOS 트랜지스터를 제조하는 경우에도 동일한 공정을 사용할 수 있다. 이때에는 제 1c 도의 공정에서 선택적 포토리지스트(6)층을 도포시킨후 비소(7)를 이온주입시켜 N모스트랜지스터의 소오스측 및 드레인측이 형성되게 하고, 제 1d 도의 공정에서 선택적으로 포토리지스트(9)층을 도포시킨후 붕소(5)를 이온주입시켜 P모스트랜지스터의 소오스 측드레인측이 형성되게 한다. 그리고 다음 공정에서 금속 공정을 각각의 전극이 형성되게 하여 CMOS 트랜지스터를 완성시킬수도 있다.
이 발명은 필드산화막을 형성시킨후 높은 고에너지로 이온주입시키는 공정을 반복하여 바이폴라 트랜지스터가 완성되게한 것으로, 제 2 도에 의하여 이 발명에 의한 바이폴라 트랜지스터의 수직도핑상태도에 의하여 고에너지로 이온주입된 상태를 살펴볼수가 있다. 상기 공정에 의해 제조된 바이폴라 트랜지스터는 NPN형이다. 이와 같이 완성된 바이폴라 트랜지스터로 고집적용 메모리소자의 내부전압 콘버터를 구성시키는 경우 온도특성 상태도를 일반적인 MOS타입의 내부전압 콘버터와 비교하면, 제 3 도와 같이 이 발명에서는 온도가 상승할수록 레벨이 높아져가는 현상을 관찰할 수가 있어 온도보상이 개선됨을 알 수 있다. 즉, 제 3 도는 MOS 트랜지스터와 바이폴라 트랜지스터로 밴드갭 기준전압(band gap reference)회로를 각각 구성시킨 경우로서 이 두가지 타입의 기준전압 발생기를 사용하여 구성시킨 내부전압 콘버터의 온도특성을 살펴보면 MOS형인 경우에는 -16mv/℃를 나타내는 반면에 BGR형은 +1.6mv/℃의 특성을 갖는 것으로 절대값이 적고 기울기도 양(+)의 값을 갖는 온도특성이 있어 높은 온도에서도 엑세스타입의 열화가 없다는 것을 확인할 수 있다. 또한 새로운 필드격리 공정을 사용하는 경우에는 제 4 도와 같이 펀치드로우(punch-through) 전압이 크게 개선된 것을 확인할 수가 있다.
이상에서와 같이 CMOS 공정에서 PMOS 및 NMOS 트랜지스터를 사용하는 경우에 온도특성을 보상할 수 있는 방법이 없는 것이나, 이 발명과 같은 제조공정으로 완성된 바이폴라 트랜지스터로 밴드갭 기준회로를 구성하는 경우 온도보상이 크게 개선될 수가 있는 것이다. 또한 상기한 바이폴라 트랜지스터의 제조공정은 CMOS 제조공정을 이용하고 있는 것으로 별도의 마스크수의 증가없이 이온주입 공정으로 완성시킬수가 있는 것으로 이와 같은 바이폴라 트랜지스터로 기준전압 발생기를 구성시키는 경우 양호한 온도특성을 가질수 있는 효과가 있다.
상기와 같이 이 발명은 필드산화막을 형성시킨후 고에너지로 이온주입시키는 공정을 반복하여 제조되는 바이폴라 트랜지스터의 제조공정을 기술하고 있으나 꼭 바이폴라 트랜지스터의 제조공정에만 한정되는 것은 아니다. 즉, 이 발명의 제조공정을 그대로 사용하여 CMOS 트랜지스터의 제조방법 또는 바이씨모스(Bi-CMOS) 제조방법에 적용할 수 있음은 이 분양의 기술분야에서 자명하게 실시할 수가 있는 것이다.
Claims (1)
- P형 반도체 기판의 소정 영역에 N형의 웰 영역을 형성하고 상기 웰 영역의 주위의 상기 반도체 기판에 필드산화막을 형성하는 공정과, 통상의 사진식각 공정에 의해 형성된 제1,2창을 통하여 P형의 베이스영역 및 상기 필드산화막 하부의 필드격리 영역을 각각 형성하는 제1이온주입 공정과, 통상의 사진식각 공정에 의해 형성된 제3,4창을 통하여 고농도의 N형의 에미터 영역 및 콜렉터 영역을 형성하는 제2이온주입공정과, 통상의 사진식각 공정에 의해 형성된 제5창을 통하여 고농도의 P형 베이스 접촉 영역을 형성하는 제3이온주입 공정과, 통상의 금속 배선 공정에 의해 상기 에미터 영역, 베이스 접촉 영역 및 콜렉터 영역에 전극을 각각 형성하는 공정을 포함하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890011994A KR920004761B1 (ko) | 1989-08-23 | 1989-08-23 | 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890011994A KR920004761B1 (ko) | 1989-08-23 | 1989-08-23 | 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005471A KR910005471A (ko) | 1991-03-30 |
| KR920004761B1 true KR920004761B1 (ko) | 1992-06-15 |
Family
ID=19289157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890011994A KR920004761B1 (ko) | 1989-08-23 | 1989-08-23 | 바이폴라 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004761B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024869B1 (ko) * | 2003-03-21 | 2011-03-31 | 매그나칩 반도체 유한회사 | 반도체소자 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398581B1 (ko) * | 2001-02-22 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 바이폴라 트랜지스터 제조방법 |
-
1989
- 1989-08-23 KR KR1019890011994A patent/KR920004761B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024869B1 (ko) * | 2003-03-21 | 2011-03-31 | 매그나칩 반도체 유한회사 | 반도체소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005471A (ko) | 1991-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965220A (en) | Method of manufacturing a semiconductor integrated circuit device comprising an MOS transistor and a bipolar transistor | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US5082796A (en) | Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers | |
| JPH05129429A (ja) | 半導体装置およびその製造方法 | |
| KR940004454B1 (ko) | 반도체장치의 제조방법 | |
| JP3078436B2 (ja) | Ｂｉ−ＣＭＯＳ構造を形成する方法およびＢｉ−ＣＭＯＳ構造 | |
| US5081518A (en) | Use of a polysilicon layer for local interconnect in a CMOS or BICMOS technology incorporating sidewall spacers | |
| US5705418A (en) | Process for fabricating reduced-thickness high-resistance load resistors in four-transistor SRAM devices | |
| KR19990068200A (ko) | 디커플링 캐패시턴스 형성 방법 및 반도체 소자 | |
| US5686338A (en) | Process for fabricating high-resistance load resistors using dummy polysilicon in four-transistor SRAM devices | |
| KR920004761B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS6056311B2 (ja) | 半導体集積回路 | |
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61218165A (ja) | 半導体記憶装置及び製造方法 | |
| KR0167611B1 (ko) | 트랜지스터 제조 방법 | |
| US6541325B2 (en) | Method for fabricating a capacitor device with BiCMOS process and the capacitor device formed thereby | |
| CA1088676A (en) | Enhancement-mode fets and depletion-mode fets with two layers of polycrystalline silicon | |
| JPH0366815B2 (ko) | ||
| JP2553322B2 (ja) | 半導体装置 | |
| JPH0560665B2 (ko) | ||
| JP3175873B2 (ja) | 半導体装置の製造方法 | |
| Hilleringmann | MOS Technologies for Circuit Integration | |
| KR100356827B1 (ko) | 반도체장치의 웰 및 그 형성방법 | |
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| KR100262401B1 (ko) | 반도체 소자의 웰 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080602 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |