KR920004441Y1 - 비데오 모니터의 아퍼쳐 엣지량 보정회로 - Google Patents

비데오 모니터의 아퍼쳐 엣지량 보정회로 Download PDF

Info

Publication number
KR920004441Y1
KR920004441Y1 KR2019890021277U KR890021277U KR920004441Y1 KR 920004441 Y1 KR920004441 Y1 KR 920004441Y1 KR 2019890021277 U KR2019890021277 U KR 2019890021277U KR 890021277 U KR890021277 U KR 890021277U KR 920004441 Y1 KR920004441 Y1 KR 920004441Y1
Authority
KR
South Korea
Prior art keywords
level
edge amount
luminance signal
edge
video monitor
Prior art date
Application number
KR2019890021277U
Other languages
English (en)
Other versions
KR910012735U (ko
Inventor
이중강
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890021277U priority Critical patent/KR920004441Y1/ko
Priority to GB9027315A priority patent/GB2241405B/en
Priority to JP1990402069U priority patent/JP2560440Y2/ja
Priority to US07/636,214 priority patent/US5140423A/en
Publication of KR910012735U publication Critical patent/KR910012735U/ko
Application granted granted Critical
Publication of KR920004441Y1 publication Critical patent/KR920004441Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

비데오 모니터의 아퍼쳐 엣지량 보정회로
제 1 도는 선행기술에 의한 아퍼쳐(Aperture)엣지량 보정회로를 도시한 도면.
제 2 도는 본 고안에 따른 아퍼쳐 엣지량 보정회로의 실시예시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 버퍼부 20 : 샘플/홀드부
30 : 클램핑부 40 : 콘트롤부
50 : 엣지량 보정부
본 고안은 비데오 모니터의 아퍼쳐(Aperture) 엣지량 보정회로에 관한 것으로서, 보다 상세하게는 휘도(Y)신호의 레벨에 따라 아퍼쳐 엣지량을 조절하여 화상의 윤곽보정과 S/N을 개선하는 회로에 관한 것이다.
일반적으로 비데오 모니터등과 같은 디스플레이 장치에 내장되어 화상의 윤곽보정이나 S/N을 개선하기 위한 수단으로 사용되는 기존 아퍼쳐 엣지량 보정회로는 제 1 도에 도시된 바과 같은 구성을 가진다.
제 1 도에 도시된 아퍼쳐 엣지량 보정회로는 트랜지스터(Q1)(Q2)및 바이어스저항(R1~R5)으로 된 차동증폭기와, 상기 트랜지스터(Q1)(Q2)의 콜렉터단자에 연결된 딜레이라인(DL)과, 트랜지스터(Q1)(Q2)의 에미터단자에 연결되어 엣지량을 프리셋(Preset)시키는 가변저항(VR1)으로 되어 있다.
이와 같이 구성된 아퍼쳐 엣지량 보정회로에 입력되는 휘도신호(Y)가 큰 레벨차로 급격히 변동하는 경우에는 큰 엣지량이 휘도신호에 부가되며, 휘도신호의 레벨차가 작은 경우에도 작은 엣제량이 휘도신호에 부가된다.
그러므로 휘도신호의 레벨이 높은 경우에는 아퍼쳐 보정효과를 기대할 수 없으며 또한 레벨이 낮은 경우에는 S/N을 열화시키는 문제가 발생한다.
따라서 본 고안은 상기와 같은 제반결점을 해소하고자 안출한 것으로서, 모니터에 입력되는 휘도산호의 레벨이 높을 때는 에지량을 크게 하고 낮을 때는 엣지량을 적게하여 화상의 윤곽보정과 S/N을 동시에 개선하는 아퍼쳐 엣지량 보정회로를 제공하는데 그 목적이 있다.
상기의 목적 달성을 위하여 본 고안에 따른 회로는 모니터에 입력되는 휘도신호의 레벨을 2fs(fs : 부반송파 주파수)로 샘플앤드 홀드하는 홀드수단과, 상기 홀드수단에서 출력되는 레벨값으로 엣지량을 조정해 주는 조정수단과, 그리고 상기 조정수단에서 엣지량을 조정할 때 휘도신호 레벨이 높으면 레벨차에 관계없이 엣지량을 크게하고 레벨이 낮으면 엣지량을 작게 하도록 제어하는 제어수단으로 구성됨을 특징으로 한다.
이하 본 고안을 예시한 도면을 통하여 본 고안을 더욱 상세히 기술하기로 한다.
본 고안에 따른 아퍼쳐 엣지량 보정회로는 제 2 도에 도시된 바와 같다.
동도면에서 샘플/홀드부(20)는 도면에 도시되지 않은 부반송파 발진기에서 출력되는 발진주파수를 2채배한 클럭 주파수(2fs)에 의해 저항(R1)(R2)및 버퍼용 트랜지스터(TR1)로 된 버퍼부(10)에서 출력된 휘도신호(Y)를 샘플링 앤드 홀드하도록 전계효과 트랜지스터(TR2)(TR3) 및 시정수용 콘덴서(C1)으로 구성된다.
클램핑부(30)는 1H 수평블랭킹펄스(HㆍBL)에 의해 작동하여 샘플/홀드부(20)내에 있는 전계효과 트랜지스터(TR3)의 소스단을 접지단에 클램핑시켜 소스와 게이트간의 분포용량에 의한 DC레벨의 불안정을 방지하도록 전계효과 트랜지스터(TR4)로 구성된다. 콘트롤부(40)는 샘플/홀드부(20)에서 홀드되어 출력된 DC레렙에 따라 엣지량 보정부(50)의 보정량을 제어 하도록 전압제어 저항 소장인 전계효과 트랜지스터(TR5)와 저항(R3~R5) 및 커플링 콘덴서(C2)로 구성된다.
상기와 바와 같은 구성을 가진 본 고안에 의한 회로의 작동을 전체적으로 설명하면 다음과 같다.
비데오 모니터의 부반송파의 주파수를 2채배한 주파수(2fs)가 제 2 도에 도시되어 있는 샘플/홀드부(20)에 공급된 상태에서, 모니터 입력되는 휘도신호(Y)는 엣지량 보정부(50) 및 버퍼부(10)에 공급된다.
이와 같이 버퍼부(10)에 공급된 휘도신호(Y)는 버퍼용 트랜지스터(TR1)의 에미터단자를 통해 샘플/홀드부(20)내에 있는 전계효과 트랜지스터(TR2)의 드레인단에 공급된다.
상기 전계효과 트랜지스터(TR2)는 주파수(2fs)를 반전시키는 인버터(G1)의 출력에 의해서 작동하여 휘도신호(Y)를 샘플링하여 콘덴서(C1)에 몰드시킨다. 이때 콘덴서(C1)의 충전시정수는 전계효과 트랜지스터(TR2)의 도통저항(ron)이 충분히 작은 것이 바람직하다. 그리고 샘플링 주파수를 2fs로 한 곳은 인간의 눈이 감지할 수 있는 휘도변화는 2.8MHz까지이므로 이 주파수의 2배이상(샘플링이론)의 주파수로 샘플링하기 위한 것이다.
샘플링 주파수에 의해서 샘플링되어 콘덴서(C1)에 홀드된 휘도신호는 주파수(2fs)의 레벨에 의해서 도통되는 전계호과 트랜지스터(TR3)및 다이오드(D1), 콘덴서(C2)를 통해 전계효과 트랜지스터(TR5)에 인가된다. 여기서 전계효과 트랜지스터(TR5)는 전압제어 저항소자로 게이트단에 인가된 휘도레벨값이 높으면 저항값이 작아지고 낮으면 커진다. 따라서 엣지량 보정부(50)에 공급된 휘도신호(Y)에 부가되는 아퍼쳐 보정량도 엣지크기가 휘도레벨에 높으면 커지고 낮으면 작아진다.
한편, 클램핑부(40)는 1H마다 공급되는 블랭킹펄스(HㆍBL)에 의해 전계효과 트랜지스터(TR4)가 스위칭되기 때문에 블랭킹 기간동안 전계효과 트랜지스터(TR3)의 소스단과 접지단에 연결시켜 홀드되어 출력되는 휘도신호를 클램핑시키는데, 이는 전계효과 트랜지스터(TR3)의 소스단과 게이트단간의 분포용량에 의한 레벨의 불안정을 방지하기 위한 것이다. 그리고 다이오드(D1)는 클램핑 기간동안 역바이어스되어 비데오기간의 시작저멩서의 써지를 방지한다.
상술한 바와같이 작동하는 본 고안의 작용효과는 모든 비데오 신호처리분야에 이용되어 화상의 윤곽보정 및 S/N을 개선할 수 있는 장점이 있다.

Claims (2)

  1. 휘도신호의 레벨에 따라 아퍼쳐(Aperture)를 부정하는 비데오 신호처리기에 있어서, 모니터에 입력되는 휘도신호의 레벨을 2fs(fs : 부반송파 주파수)로 샘플앤드 홀드하는 홀드수단(20)과, 상기 홀드수단에서 출력되는 레벨값으로 엣지량을 조정해 주는조정수단(50)과, 그리고 상기 조정수단에서 엣지량을 조정할때 휘도신호레벨이 높으면 레벨차에 관계없이 엣지량을 크게하고 레벨이 낮으면 엣지량을 작게 하도록 제어하는 제어수단(40)으로 이루어짐을 특징으로 하는 비데오 모니터의 아퍼쳐 엣지량 보정회로.
  2. 제 1 항에 있어서, 상기한 홀드수단에서 출력되는 레벨값으로 엣지량을 조정하는 조정수단을 제어하는 제어수단에 공급되는 DC레벨을 안정시키기 위해 홀드수단과 제어수단 사이에 1H의 블랭킹 기간동안 홀드되어 출력되는 DC레벨을 클램핑 시키는 클램핑수단(30)을 연결하여 구성함을 특징으로 하는 비데오 모니터에 아퍼져 엣지량 보정회로.
KR2019890021277U 1989-12-30 1989-12-30 비데오 모니터의 아퍼쳐 엣지량 보정회로 KR920004441Y1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR2019890021277U KR920004441Y1 (ko) 1989-12-30 1989-12-30 비데오 모니터의 아퍼쳐 엣지량 보정회로
GB9027315A GB2241405B (en) 1989-12-30 1990-12-18 An aperture compensating circuit for a video system
JP1990402069U JP2560440Y2 (ja) 1989-12-30 1990-12-26 ビデオシステムのアパーチャ補正回路
US07/636,214 US5140423A (en) 1989-12-30 1990-12-31 Aperture compensating circuit for a video system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890021277U KR920004441Y1 (ko) 1989-12-30 1989-12-30 비데오 모니터의 아퍼쳐 엣지량 보정회로

Publications (2)

Publication Number Publication Date
KR910012735U KR910012735U (ko) 1991-07-30
KR920004441Y1 true KR920004441Y1 (ko) 1992-06-29

Family

ID=19294987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890021277U KR920004441Y1 (ko) 1989-12-30 1989-12-30 비데오 모니터의 아퍼쳐 엣지량 보정회로

Country Status (4)

Country Link
US (1) US5140423A (ko)
JP (1) JP2560440Y2 (ko)
KR (1) KR920004441Y1 (ko)
GB (1) GB2241405B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04289810A (ja) * 1991-03-19 1992-10-14 Canon Inc 自動焦点調節装置
JP3003561B2 (ja) 1995-09-25 2000-01-31 松下電器産業株式会社 階調変換方法及びその回路と画像表示方法及びその装置と画像信号変換装置
AU2010282150B2 (en) * 2009-08-14 2016-03-31 David Burton Anaesthesia and consciousness depth monitoring system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110790A (en) * 1977-01-19 1978-08-29 Gte Sylvania Incorporated Video processing system providing gain control, aperture control, and black level control
JPS5928766A (ja) * 1982-08-10 1984-02-15 Sony Corp 遅延回路
JPS6355400A (ja) * 1986-08-26 1988-03-09 Matsushita Electric Works Ltd フアンの騒音防止用ケ−シング
JPS63316571A (ja) * 1987-06-19 1988-12-23 Sony Corp 映像信号処理回路
JPS645569U (ko) * 1987-06-26 1989-01-12
JP2652793B2 (ja) * 1988-03-16 1997-09-10 キヤノン株式会社 撮像装置

Also Published As

Publication number Publication date
JPH0491477U (ko) 1992-08-10
US5140423A (en) 1992-08-18
KR910012735U (ko) 1991-07-30
GB2241405B (en) 1994-04-06
GB2241405A (en) 1991-08-28
GB9027315D0 (en) 1991-02-06
JP2560440Y2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
US4331982A (en) Sample and hold circuit particularly for small signals
KR920004441Y1 (ko) 비데오 모니터의 아퍼쳐 엣지량 보정회로
US4680640A (en) Apparatus for reducing beam current measurement errors
JP2587526B2 (ja) コモンドライバー回路
JP3322890B2 (ja) ガンマオフセット調整回路
KR910006376B1 (ko) 비데오 카메라의 자동 콘트라스트 조절회로
JPH07183810A (ja) アナログ信号処理回路
JP2787494B2 (ja) 黒レベル補正回路
JPH02207684A (ja) Ａｇｃループ内に設けられるキャラクタ挿入回路
KR910005231Y1 (ko) Tv영상 신호의 입출력 레벨 등화 회로
KR950009563Y1 (ko) 비디오 카메라의 역광 보정회로
KR930004830Y1 (ko) 동기신호 검출자동 조절회로
JPS5997287A (ja) 信号サンプリング方式
JPH0528851Y2 (ko)
KR960028530A (ko) 케이블길이에 따른 화질보정회로
JP2930799B2 (ja) 映像出力回路
KR900008966Y1 (ko) 아날로그 dc클램프회로
KR890004418Y1 (ko) 윤곽 보정 조절회로
KR910008287Y1 (ko) 컬러tv의 지터 제거회로
KR920008255Y1 (ko) 역광보정회로
KR920006196Y1 (ko) 엣지신호의 잡음 클리핑 회로
JP2994920B2 (ja) ガンマ補正回路
KR920004228Y1 (ko) 카메라의 역광 보정회로
KR0136691B1 (ko) 모니터의 흑레벨 보상회로
JPH0546112A (ja) 液晶駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990528

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee