KR900008966Y1 - 아날로그 dc클램프회로 - Google Patents

Abstract

내용 없음.

Description

아날로그 DC클램프회로

제 1 도는 본 고안 아날로그 DC클램프회로의 회로도.

* 도면의 주요부분에 대한 부호의 설명

가 : 동기신호 판별부 나 : 단안정 멀티 바이브레이터

다 : DC클램프 전압고정부 라 : 비디오 증폭단

마 : DC클램프단 R₁∼R₇: 저항

TR₁, TR₂: 트랜지스터 C₁∼C₃: 콘덴서

EX-OR : 배타적 오아게이트 H-sync : 수평동기신호

FF : 플립플롭 AND₁: 앤드게이트

INV₁: 인버터

본 고안은 아날로그 모니터에 있어서 수평동기신호를 이용하여 DC클램프를 하기 위한 아날로그 DC클램프회로에 관한 것이다.

종래에는 DC클램프를 하기 위하여 수평동기신호나 플라이백 트랜스의 귀선 펄스를 이용하였으나 수평동기 신호를 이용할 경우 신호가 없을시 DC클램프 전압이 상승되어 씨알티 및 비디오 회로에 무리를 주게 되었고 플라이백 트랜스의 귀선 펄스를 이용할시 비디오신호에 따라 일부 비디오신호의 DC클램프가 오동작하는 문제점을 가지고 있었다.

본 고안은 상기와 같은 문제점을 해결하기 위하여 컴퓨터의 동기신호 극성에 관계없이 동기신호 극성 판별부를 두어 다른 극성의 동기신호에 대해서도 DC클램프가 되게 하며 DC클램프 펄스 발생부를 두어 DC클램프 펄스를 발생시켜 신호가 없을시에도 DC클램프 전압을 조정하여 DC클램프단을 보호할 수 있게한 것으로 이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.

입력되는 수평동기 신호(H-sync)의 극성을 판별하는 저항(R₁), 콘덴서(C₁), 배타적 오아게이트(EX-OR)로 구성된 동기신호 판별부(가)는 앤드게이트(AND₁) 인버터(INV₁)플립플롭(FF) 및 저항(R₂)콘덴서(C₂)로 구성되어 단안정 멀티 바이브레이터(나)에 연결하고 이 단안정 멀티바이브레이터(나)의 출력단자는 저항(R₃)(R₄)트랜지스터(TR₁)저항(R₅)콘덴서(C₃) 저항(R₆)(R₇)트랜지스터(TR₂)로 구성된 DC클램프 전압 고정부(다)를 통하여 공지의 비디오 증폭단(라)과 연결된 DC클램프단(마)에 연결하여서 된 것으로 도면중 미설명 부호 바는 비디오 출력단이다.

상기와 같이 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.

먼저 각부에 전원이 인가된 상태에서 컴퓨터(도시하지 않음)로 부터 수평동기신호(H-sync)가 동기신호판별부(가)에 입력되면 이 입력된 신호는 배타적 오아게이트(EX-OR₁)의 일측단자에 인가됨과 동시에 저항(R₁)콘덴서(C₁)를 통하여 배타적 오아게이트(EX-OR₁)의 타측 입력단자에 인가되게 되므로 배타적 오아게이트(EX-OR₁)의 출력단자에는 다음과 같은 출력신호가 인가되게 되는데 즉 포지티브 신호 및 네가티브신호가 입력되면 배타적 오아게이트(EX-OR₁)의 입력단자에는 서로다른 신호가 각각 입력되게 되므로 배타적 오아게이트(EX-OR₁)의 출력단자에서는 항상 포지티블의 신호가 출력되게 되고 이 포지티블 신호는 단안정 멀티 바이브레이터(나)의 일측 입력단자(B)에 인가되게 되며 타측 입력단자(A)는 접지되어 있으므로 입력되는 동기신호가 상승에지 일때 단안정 멀티 바이브레이터(나)의 출력단자에서 클램프 펄스를 출력하게 되는 것이다.

이때 클램프 출력펄스의 폭은 저항(R₂), 콘덴서(C₂)이 시정수의 값을 조정하여 알맞는 상태로 조정하게 되며 한편 상기 단안정 멀티 바이브레이터(나)의 출력단자에서는 항상 네가티브 신호를 출력하게 된다.

이와같이 단안정 멀티바이브레이터(나)의 출력단자에서 출력된 네가티브신호는 DC클램프전압공급부(다)의 저항(R₃)(R₄) 에 의하여 분할되어 트랜지스터(TR₁)의 베이스단자에 입력되게 되고 따라서 트랜지스터(TR₁)의 콜렉터단자에서는 하이신호로 반전되어 나타나게 된다.

이 반전된 하이신호는 다시 트랜지스터(TR₂)의 베이스 단자에 입력되게 되므로 트랜지스터(TR₂)는 온 상태가 된다.

이때 트랜지스터(TR₂)는 DC클램프 전압을 공급하는 트랜지스터이며 상기 트랜지스터(TR₂)에 공급되는 DC클램프전압은 저항(R₆)(R₇)에 의해서 분할된 전압으로 트랜지스터(TR₂)를 동작시키게 되면서 DC클램프단(마)을 동작시키게 된다.

한편 입력되는 신호가 없을 때에는 단안정 멀티바이브레이터(나)의 출력단자에서는 반전된 하이신호로 나타나고 이 하이 신호는 DC클램프 전압고정부(다)의 저항(R₃)(R₄)을 통하여 트랜지스터(TR₁)의 베이스 단자에 인가되게 되므로 트랜지스터(TR₁)는 온상태가 되어 트랜지스터(TR₂)의 콜렉터단자에서는 로우신호를 출력시키면서 콘덴서(C₃)를 통하여 트랜지스터(TR₂)의 베이스단자에 인가되게 된다.

따라서 트랜지스터(TR₂)는 오프상태가 되어 구동하지 않게 되므로 무리하게 DC클램프단(마)을 동작시키지 않게 되므로 해서 비디오단과 CRT를 보호할 수 있게 되는 것이다.

이상에서 설명한 바와같이 본 고안은 DC클램프단에 입력되는 수평동기신호를 동기극성 판별부 및 단안정 멀티바이브레이터 DC클램프전압 고정부를 통하여 연결해줌으로써 컴퓨터로 부터 입력되는 동기의 극성에 관계없이 항상 DC클램프를 얻을 수 있고 또한 입력되는 신호가 없을시 DC클램프전압을 제어하여 DC클램프단을 제어함으로써 비디오단과 CRT를 보호할 수 있는 효과가 있는 것이다.

Claims (1)

1. 입력되는 수평동기신호(H-sync)의 극성을 판별하는 저항(R₁), 콘덴서(C₁)배타적 오아게이트(EX-OR₁)로 구성된 동기신호판별부(가)는 DC클램프펄스를 발생시키는 앤드게이트(AND₁) 인버터(INV₁) 플립플롭(FF) 및 저항(R₂) 콘덴서(C₂)로 구성된 단안정 멀티바이브레이터(나)를 통하여 저항(R₃∼R₈) 콘덴서(C₃) 트랜지스터(TR₁)(TR₂)로 구성된 DC클램프전압 고정부(다)에 연결하여 DC클램프단(마)을 제어함으로서 비디오회로 및 CRT를 보호할 수 있도록 구성한 것을 특징으로 하는 아날로그 DC클램프회로.