KR920004117Y1 - 비디오 카메라에 있어서 화면의 셰이딩 보정회로 - Google Patents
비디오 카메라에 있어서 화면의 셰이딩 보정회로 Download PDFInfo
- Publication number
- KR920004117Y1 KR920004117Y1 KR2019890014824U KR890014824U KR920004117Y1 KR 920004117 Y1 KR920004117 Y1 KR 920004117Y1 KR 2019890014824 U KR2019890014824 U KR 2019890014824U KR 890014824 U KR890014824 U KR 890014824U KR 920004117 Y1 KR920004117 Y1 KR 920004117Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- correction
- screen
- shading
- circuit
- Prior art date
Links
- 230000002194 synthesizing effect Effects 0.000 claims description 15
- 238000003705 background correction Methods 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안에 따른 일실시예의 회로도.
제2도는 본 고안에 따른 또 다른 실시예의 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 톱니파 발생회로 12 : 반전회로
21 : 지연회로 A1∼A4 : 연산증폭기
C1, C2 : 콘덴서 Q1, Q2 : 트랜지스터
R1∼R16 : 저항 VR1∼VR3 : 가변저항
본 고안은 비디오 카메라(Video Camera)에 있어서 영상회로계에 관한 것으로, 특히 비디오신호의 셰이딩 현상을 보정하는 회로에 관한 것이다.
일반적으로, 비디오 카메라는 피사체의 영상을 연속적으로 촬영하여 전기적 신호형태의 영상신호로 변환하는 장치를 말하여 상기 비디오 카메라는 촬상관을 이용하여 피사체를 촬영한다. 이때 촬상관을 통해 피사체를 촬영한 다음 전기적 신호로 변환하게 되는데, 상기 전기적 신호형태로 변환한 비디오신호에는 얼룩형태로 표시되는 셰이딩현상이 존재하게된다. 그러므로 상기 비디오신호 중 얼룩형태로 표시되는 셰이딩현상을 보정하기 위하여 다음과 같은 방법을 사용한다.
첫번째는 수평동기신호 주기의 톱니파와 반전된 톱니파간의 차신호 성분중 일정비율의 차신호를 비디오신호에 가산시키는 방법이 있고, 두번째로는 수평동기신호중 귀선기간마다 리세트(Reset)하면서 주사기간을 적분하여 얻어지는 파라볼라신호의 레벨간을 복합영상신호에 가산하는 방법이 있다.
상기 톱니파를 이용한 셰이딩 보정방법은 비디오신호에 선형적이나 좌우기울기가 발생하였을 때에 이용되고, 상기 파라볼라형을 이용한 셰이딩 보정방법은 비디오신호에 2차함수적 변화가 있을 경우 이용된다. 상기 셰이딩 보정방법들은 화면의 셰이딩 현상을 필요에 따라 보정을 하나 화면을 불균일하게 보정하여 특히 화면의 변접지역들에 대한 셰이딩보정을 수행할 수 없는 문제점이 있었다.
따라서 본 고안의 목적은 비디오 카메라에 있어서 화면의 셰이딩현상을 균일하게 보정할 수 있도록 화면의 변접지역에 대한 셰이딩현상을 부가적으로 보정할 수 있는 셰이딩 보정회로를 제공함에 있다.
상기 목적을 달성하기 위하여 본 고안은 동기발생부 및 촬상관과 클램핑 펄스발생부를 구비한 비디오 카메라에 있어서, 상기 동기발생부로 부터 공급되는 동기신호에 의해 화면 전체의 셰이딩보정 조절량을 결정하기 위한 제1보정량 결정수단; 상기 동기발생부로 부터 공급되는 동기신호에 의해 화면의 변접지역에 대한 셰이딩 보정 조절량을 결정하기 위한 제2보정량 결정수단; 상기 제1, 2 보정량 결정수단이 출력을 합성하여 출력하는 보정량 합성수단; 및 상기 보정량 합성수단의 출력과 상기 클램핑 펄스발생부로 부터 공급되는 클램핑펄스를 상기 촬상관쪽으로 부터 인입되는 비디오신호와 혼합증폭하여 비디오신호의 셰이딩현상을 보정하는 혼합증폭 수단을 포함한다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 고안에 따른 일실시예의 회로도로서, 수평동기신호에 의해 화면 전체의 셰이딩보정 조절량을 결정하기 위해 톱니파 발생회로(11), 반전회로(12), 두개의 저항 (R1, R2) 및 가변저항(VR1)으로 이루어진 제1보정량 결정수단(10)과, 수평동기신호에 의해 화면의 변접지역에 대한 셰이딩보정량을 결정하기 위해 세개의 연산증폭기(A1-A3), 두개의 가변저항(VR2, VR3), 콘텐서(C1) 및 8개의 저항(R3-R10)으로 이루어진 제2보정량 결정수단(20), 상기 제1, 2보정량 결정수단의 출력을 합성하기 위해 연산증폭기(A4) 및 3개의 저항(R11- R13)으로 이루어진 보정량 합성수단(30) 및 비디오신호를 클램핑펄스 및 상기 보정량 합성수단(30)의 출력과 혼합증폭하기 위해 두개의 트랜지스터(Q1, Q2), 저항(R14, R15) 및 콘덴서(C2)로 이루어진 혼합증폭수단(40)으로 구성된다.
이어서 상술한 구성에 의거하여 본 고안의 일실시예의 작동을 상세히 설명한다.
먼저 수평동기신호는 동기발생부로 부터 공급되는 것이고, 클램핑펄스는 클램핑 펄스발생부로 부터 공급되는 것이며, 또한 비디오신호는 촬상관쪽으로 부터 공급되는 것으로 상기 동기발생부 및 상기 클램핑펄스 발생부와 상기 촬상관은 통상의 비디오 카메라의 구성요소이다.
톱니파 발생회로(11), 반전회로(12), 2개의 저항(R1, R2) 및 하나의 가변저항(VR1)으로 구성된 제1보정량 합성수단(10)은 좌측에서부터 우측으로 진행하는 각 화점들에 대한 비디오신호를 선형적으로 셰이딩 보정하기 위한 제1화면 보정용신호를 발생하는 부분으로 이를 상세히 설명하면 다음과 같다.
삼각파 발생회로(11)는 동기발생부로 부터 인입되는 수평동기신호에 의해 수평주사기간동안 진폭이 증가하다가 수평귀선 기간동안에는 급격히 감소하는 형태의 톱니파신호를 발생하여 저항(R1)을 통해 가변저항(VR1)의 한쪽탭에 인가하는 한편 반전회로(12)에 공급한다. 반전회로(12)는 상기 톱니파 발생회로(11)로 부터 공급되는 톱니파신호를 반전시켜 저항(R2)을 통해 가변저항(VR1)의 다른 한쪽탭에 인가한다. 가변저항(VR1)은 운용자나 제작자의 조작에 의해 설정된 분압비로 톱니파 발생회로(11) 및 반전회로(12)로 부터 각각 저항(R1, R2)을 통해 양 탭으로 공급되는 차전압을 분압하여 분압한 제1화면 보정용신호를 보정량 합성수단(30)에 공급한다.
그리고 3개의 연산증폭기(A1-A3), 2개의 가변저항(VR2, VR3) 콘덴서(C1) 및 8개의 저항(R3-R10)으로 이루어진 제2보정량 결정수단(20)은 매 수평주사시마다 좌측변에 근접한 화소들에 대한 비디오신호의 셰이딩 현상을 보상하기 위한 제2화면 보정용신호를 발생하는 부분으로 이를 상세히 설명하면 다음과 같다.
콘텐서(C1)와 가변저항(VR2)은 하나의 미분회로를 구성하여 동기발생부로 부터 공급되는 수평동기신호를 미분한다. 이때 콘텐서(C1)와 가변저항(VR2)에 의해 미분된 미분파형의 폭은 가변저항(VR2)의 저항을 조절하여 설정되며, 상기 미분파형의 폭은 수직변으로 부터 보정하고자 하는 화소의 수를 의미한다. 연산증폭기(A1)는 하나의 전압폴로워(Voltage follower)의 구성을 갖고 있어서 상기 콘텐서(C1) 및 가변저항(VR2)에 의해 미분된 미분파형중부(-)의 미분파형만을 검출하여 두 저항들(R3, R6) 각각을 통해 연산증폭기(A2)의 비반전 입력단자와 연산증폭기(A3)의 반전입력단자에 공급한다. 연산증폭기(A2)는 두저항(R3, R4)과 함께 비반전 증폭기의 구성을 하여 두저항(R3, R4)에 의해 결정된 증폭율로 상기 연산증폭기(A1)의 출력을 증폭한 다음 전류제한용 저항(R5)을 통해 가변저항(VR3)에 공급한다. 그리고 연산증폭기(A3)는 4개의 저항(R6-R9)과 함께 하나의 반전증폭기의 구성을 하여 4개의 저항(R6-R9)에 의해 결정된 증폭율로 상기 연산증폭기(A1)의 출력을 반전 증폭한 다음 전류제한용 저항(10)을 통해 가변저항(VR3)에 공급한다. 가변저항(VR3)은 저항(R5)을 통해 인가되는 연산증폭기(A2)의 출력전압과 저항(R10)을 통해 인가되는 연산증폭기(A3)의 출력 전압과의 차전압을 운용자나 제작자의 조작에 의해 설정된 분압비로 분압한 제2화면 보정용 신호를 보정량 합성수단(30)에 공급한다.
3개의 저항(R11-R13) 및 연산증폭기(A4)로 이루어진 보정량 합성수단(30)은 하나의 가산증폭기의 구성을 가지며 상기 제1보정량 결정수단(10)으로 부터 인입되는 제1화면 보정용신호의 전압과 상기 제2보정량 결정수단(20)으로 부터 인입되는 제2화면보정용신호의 전압을 합산하여 합성된 화면보정용신호를 혼합증폭수단(40)에 공급한다.
그러면, 2개의 트랜지스터(Q1, Q2) 및 저항(R14, R15)와 콘덴서(C2)로 이루어진 혼합증폭수단은 클램핑 펄스발생부로 부터 인가되는 클램핑펄스에 의해 비디오신호를 귀선기간동안의 비디오신호를 클램핑하는 한편 클램핑되지 않는 비디오신호의 기준 직류전위를 고정하고 여기에 상기 보정량 합성수단의 출력인 합성된 화면보정용 신호를 혼합증폭하여 비디오신호의 셰이딩 현상을 보정한다. 이때 보정된 비디오신호는 화면전체를 선형적으로 셰이딩보정하고 좌변주위를 한번 더 셰이딩보정한 것이다.
제2도는 본 고안에 따른 또 다른 실시예의 회로도로서, 제1도와 동일한 구성의 제1보정량 결정수단(10) 및 혼합증폭수단(40)과, 화면의 좌변주위를 보정하기 위한 제2화면 보정용신호뿐만 아니라 우변부근의 셰이딩현상을 보정하기 위한 제3화면 보정용신호를 생성하게 하기위해 지연회로(21)를 더 구비한 제2보정량 결정수단(30)과, 제1보정량 결정수단(10)의 제1화면 보정용신호와 제2보정량 결정수단(20)이 제2, 3화면 보정용신호를 합성하여 혼합증폭부(40)에 공급하기 위하여 4개의 저항(R11, R12, R13, R14)과 하나의 연산증폭기(A4)로 이루어진 보정량 합성수단(30)으로 구성한다.
이어서 제2도를 참조하여 본 고안의 또 다른 실시예의 작동을 상세히 설명한다.
제2도중 제1보정량 결정수단(10)과 혼합증폭수단(40)의 작동은 제1도의 제1보정량 결정수단(10)과 혼합증폭수단(40)과 동일하여 상세한 언급은 생략한다. 그리고 제2도중 제1보정량 결정수단(10)과 혼합증폭수단(40)의 작동은 제1도의 제1보정량 결정수단(10)과 혼합증폭수단(40)과 동일하여 상세한 언급한 생략한다. 그리고 제2도의 제2보정량 결정수단(20)에서도 지연회로(21)를 제외한 나머지 부분은 제1도의 제2보정량 결정수단(20)과 동일하여 상세한 언급은 생략한다. 지연회로(21)는 가변저항(VR3)에 의해 분압되어 생성된 제2화면 보정용신호를 수평주사기간보다 약간 적은 시간동안 지연하여 즉 화면의 좌변에서 우변주위에 근접하는 지점까지 빔이 이동할 수 있는 시간만큼 지연시켜 생선된 제3화면 보정용신호를 보정량 합성수단(30)에 공급한다.
그러면 보정량 합성수단(30)은 제1보정량 결정수단(10)의 제1화면 보정용신호와 제2보정량 결정수단(20)의 제2, 3화면 보정용신호를 합산하여 합산한 화면보정용 신호를 혼합증폭부(40)에 공급한다.
이 경우 혼합증폭부(40)에서 출력되는 비디오신호는 화면을 수평방향으로 선형적인 셰이딩 보상하고 또한 좌우변주위를 한번 더 셰이딩보정되게 한다.
그리고 제1, 2도의 제1, 2보정량 결정수단에 수직동기신호를 인가하고 지연회로(21)의 지연시간을 수직귀선 기간보다 약간 적은 기간으로 할당하면 화면을 수직축 방향으로 선형 셰이딩보상하고 한번 더 상변이나 상하면을 셰이딩보정한 비디오신호가 된다는 것은 통상의 지식을 가진 자는 누구나 실행할 수 있다.
상술한 바와 같이 본 고안은 화면의 전체적인 셰이딩보상과 아울러 셰이딩현상이 심한 화면의 외변부근의 비디오신호까지 효율적으로 셰이딩보상을 할 수 있는 이점이 있으며 상기 이점으로 인하여 좋은 화질의 비디오 신호를 제공할 수 있는 이점이 있다.
Claims (1)
- 동기발생부, 촬상관 및 클램핑펄스 발생부를 구비한 비디오 카메라에 있어서, 화면 전체의 셰이딩보정 조절량을 결정하기 위하여 상기 동기발생부로 부터 공급되는 동기신호에 의해 톱니파신호를 발생하는 톱니파 발생회로(11)와 상기 톱니파신호를 반전시킨 반전신호를 발생하는 반전회로(12)와 상기 톱니파발생회로(11)와 상기 반전회로(12)의 출력신호를 입력받아 이들 신호의 차전압을 분압하는 가변저항(VR1)을 구비하여 분압된 제1화면 보정신호를 출력하기 위한 보정량 결정수단(10); 상기 동기발생부로 부터 공급되는 동기신호를 미분하는 미분수단과 상기 미분수단에 의하여 미분된 신호중 부의 미분파형만을 검출하는 연산증폭기(A1)와 상기 연산증폭기의 출력을 일정비율에 의하여 각각 증폭하는 병렬접속된 증폭수단 및 상기 증폭수단들에 의하여 출력된 신호들의 차전압을 분압하는 가변저항을 구비하여 분압된 제2화면 보정신호를 출력하기 위한 제2보정량 결정수단(20); 상기 제1보정량 결정수단(10)으로 부터의 제1화면 보정용신호의 전압과 상기 제2보정량 결정수단으로 부터의 제2화면 보정용신호의 전압을 합산하여 합성된 화면보정용신호를 출력하기 위한 보정량 합성수단(30); 상기 보정량 합성수단(30)의 출력과 상기 클램핑 펄스발생부로 부터 공급되는 클램핑 펄스를 상기 촬상관쪽으로 부터 인입되는 비디오신호와 혼합증폭하여 비디오신호의 셰이딩현상을 보정하는 혼합증폭수단(40)을 포함하는 것을 특징으로 하는 화면의 셰이딩 보정회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890014824U KR920004117Y1 (ko) | 1989-10-12 | 1989-10-12 | 비디오 카메라에 있어서 화면의 셰이딩 보정회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890014824U KR920004117Y1 (ko) | 1989-10-12 | 1989-10-12 | 비디오 카메라에 있어서 화면의 셰이딩 보정회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910008245U KR910008245U (ko) | 1991-05-31 |
| KR920004117Y1 true KR920004117Y1 (ko) | 1992-06-20 |
Family
ID=19290712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890014824U KR920004117Y1 (ko) | 1989-10-12 | 1989-10-12 | 비디오 카메라에 있어서 화면의 셰이딩 보정회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004117Y1 (ko) |
-
1989
- 1989-10-12 KR KR2019890014824U patent/KR920004117Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008245U (ko) | 1991-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142354A (en) | Signal level correction circuit for a video signal | |
| JPH04109785A (ja) | 画像補正装置 | |
| KR930003572B1 (ko) | 전자적으로 확대 촬영 가능한 촬상 장치 | |
| US5144399A (en) | Color image pickup apparatus | |
| US4731652A (en) | Shading correction signal generating device for a television camera apparatus | |
| EP0467223B1 (en) | Image signal average picture level detecting apparatus | |
| JPH0213991B2 (ko) | ||
| JP3980628B2 (ja) | コンバージェンス補正回路 | |
| KR920004117Y1 (ko) | 비디오 카메라에 있어서 화면의 셰이딩 보정회로 | |
| GB1351083A (en) | Colour television camera including a raster position corrector | |
| EP0651564B1 (en) | Amplifying circuit for dynamic focus | |
| US4884140A (en) | Vignetting compensating circuit for a video camera | |
| US4658295A (en) | Vertical contour correction device | |
| JP2000196973A (ja) | ディスプレイ・システムにおけるパルス補正装置 | |
| JPH04298167A (ja) | フリッカー補正回路 | |
| JP2907868B2 (ja) | 水平偏向歪自動補正式デイスプレイ | |
| JP3363624B2 (ja) | 黒伸長回路 | |
| KR0129987B1 (ko) | 영상신호레벨 자동조정회로를 구비한 픽쳐인픽쳐(pip) 회로 | |
| JP3407677B2 (ja) | 速度変調回路 | |
| KR100275046B1 (ko) | P l l을 이용한 다이나믹 포커스 파형 보정 회로 | |
| JPH0718213Y2 (ja) | アパーチャ補正回路 | |
| EP0743797A2 (en) | Right-edge differential convergence correction | |
| KR100257256B1 (ko) | 텔레비젼의 핀쿠션 보정장치 | |
| JPH06303449A (ja) | ダイナミックフォーカス回路 | |
| JPS61192170A (ja) | 黒レベル補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020530 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |