KR920003320A - 랜덤 액세스 메로리를 이용하는 디지탈 시프트 레지스터 - Google Patents

랜덤 액세스 메로리를 이용하는 디지탈 시프트 레지스터 Download PDF

Info

Publication number
KR920003320A
KR920003320A KR1019910012998A KR910012998A KR920003320A KR 920003320 A KR920003320 A KR 920003320A KR 1019910012998 A KR1019910012998 A KR 1019910012998A KR 910012998 A KR910012998 A KR 910012998A KR 920003320 A KR920003320 A KR 920003320A
Authority
KR
South Korea
Prior art keywords
word
random access
access memory
memory
shift register
Prior art date
Application number
KR1019910012998A
Other languages
English (en)
Inventor
케이 라오 세일러쉬
Original Assignee
제프리 디. 그린
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 디. 그린, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 제프리 디. 그린
Publication of KR920003320A publication Critical patent/KR920003320A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Image Input (AREA)
  • Shift Register Type Memory (AREA)
  • Complex Calculations (AREA)
  • Television Systems (AREA)

Abstract

내용 없음

Description

랜덤 액세스 메모리를 이용하는 디지탈 시프트 레지스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따라서 탭된 디지탈 시프트 레지스터로서 기능하는 것에 접속된 RAM의 개요적인 블럭도,
제4도는 본 발명에 따라서 탭된 디지탈 시프트 레지스터로서 기능하는 것에 접속된 두개의 셋션RAM의 개요적인 블럭도.

Claims (5)

  1. 랜던 액세스 메모리(201) 및 상기 메모리에서 어드레스를 이용하여 사이클링하고 상기 메모리로부터 각각 어드레스된 워드를 판독하기 위한 수단(205)를 구비하는 디지탈 워드용 시프트 레지스터에 있어서, 상기 워드의 한쪽 엔드에서 한 부분을 제거하고 상기 시프트 레지스터에 입력되는 다음 디지탈 워드인 한 부분을 상기 워드의 다른쪽 엔드에 가산하므로서 판독되는 각각의 메모리 워드를 수정하기 위한 수단(203, 205, 217) 및 상기 수정 수단에서 나온 출력을 상기 랜던 액세스 메모리에 기입하기 위한 수단(204, 205)을 추가로 구비하는 것을 특징으로 하는 시프트 레지스터.
  2. 제1항에 있어서, 상기 수정 수단이 상기 수정수단에서 나온 출력의 적어도 중간 부분을 대응하는 출력 탭에 인가하기 위한 수단(211, 212, 213, 214)을 추가로 구비하는 것을 특징으로 하는 시프트 레지스터.
  3. 제1항에 있어서, 상기 랜덤 액세스 메모리가 하나의 섹션(401, 402)이상으로 구성되고 상기 어드레스 수단, 상기 판독 수단 및 상기 기입 수단이 상기 섹션에 순차적으로 어드레스하고, 기입하고 상기 섹션으로부터 판독하기 위한 수단(410)을 구비하는 것을 특징으로 하는 시프트 레지스터.
  4. 제2항에 있어서, 상기 시프트 레지스터 (160 또는 217)에 인가되는 디지탈 워드의 입력 스프림 상에서 작용하는 멀티-탭유한-임펄스-응답 필터(10)로 사용하기 위하여 구성되고 상기 인가 수단이 상기 수정 수단에서 나온 출력 부분을 상기 유한-임펄스-응답 필터 상의 탭(151, 152, 153, 154)에 인가하는 것을 특징으로 하는 시프트 레지스터.
  5. 제4항에 있어서, 디지탈 워드의 상기 입력 스트림은 비디오 신호이며, 각각의 상기 디지탈 워드는 수평적으로 주사된 화상의 화소를 표시하는 Z-비트 워드이며, 상기 수평 주사선은 Y화소를 가지며, 상기 유한-입력-응답 필터는 상기 화상에서 수직으로 정렬된 X화소를 표시하는 신호를 발생하기 위하여 사용되며, 상기 랜덤 액세스 메모리는 Y×Z 비트를 각각 갖는 X어드레스 가능한 워드를 구비하고 상기 수정 수단이 상기 메모리 워드의 한쪽 엔드에서 Z-비트 부분을 제곱하고 상기 메모리 워드의 다른쪽 엔드에 Z-비트 부분을 가산하는 것을 특징으로 하는 시프트 레지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910012998A 1990-07-30 1991-07-29 랜덤 액세스 메로리를 이용하는 디지탈 시프트 레지스터 KR920003320A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US559,876 1990-07-30
US07/559,876 US5153846A (en) 1990-07-30 1990-07-30 Digital shift register using random access memory

Publications (1)

Publication Number Publication Date
KR920003320A true KR920003320A (ko) 1992-02-29

Family

ID=24235421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012998A KR920003320A (ko) 1990-07-30 1991-07-29 랜덤 액세스 메로리를 이용하는 디지탈 시프트 레지스터

Country Status (4)

Country Link
US (1) US5153846A (ko)
EP (1) EP0469761A3 (ko)
JP (1) JPH0562493A (ko)
KR (1) KR920003320A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268750A (en) * 1992-03-31 1993-12-07 Panasonic Technologies, Inc. Apparatus for adjusting the timing of sampled data signals in a resampling system
JPH0636551A (ja) * 1992-07-17 1994-02-10 Kokusai Electric Co Ltd メモリインターリーブ回路
US5297069A (en) * 1992-08-13 1994-03-22 Vlsi Technology, Inc. Finite impulse response filter
US5353026A (en) * 1992-12-15 1994-10-04 Analog Devices, Inc. Fir filter with quantized coefficients and coefficient quantization method
JPH06230960A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp データ処理回路
WO1999019798A1 (en) * 1997-10-09 1999-04-22 I.C. Com Ltd. Method of emulating a shift register using a ram
US6157751A (en) * 1997-12-30 2000-12-05 Cognex Corporation Method and apparatus for interleaving a parallel image processing memory
US6427158B1 (en) 2000-12-14 2002-07-30 Texas Instruments Incorporated FIR decimation filter and method
US7093084B1 (en) * 2002-12-03 2006-08-15 Altera Corporation Memory implementations of shift registers
WO2013002772A1 (en) 2011-06-28 2013-01-03 Hewlett-Packard Development Company, L.P. Shiftable memory
US9846565B2 (en) * 2011-10-27 2017-12-19 Hewlett Packard Enterprise Development Lp Shiftable memory employing ring registers
WO2013062562A1 (en) 2011-10-27 2013-05-02 Hewlett-Packard Development Company, L.P. Shiftable memory supporting in-memory data structures
KR20140065477A (ko) 2011-10-27 2014-05-29 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 원자적 동작을 지원하는 시프트 가능형 메모리
KR101634191B1 (ko) 2011-10-28 2016-07-08 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 금속-절연체 상전이 플립-플롭
US8854860B2 (en) 2011-10-28 2014-10-07 Hewlett-Packard Development Company, L.P. Metal-insulator transition latch
US9589623B2 (en) 2012-01-30 2017-03-07 Hewlett Packard Enterprise Development Lp Word shift static random access memory (WS-SRAM)
US9542307B2 (en) 2012-03-02 2017-01-10 Hewlett Packard Enterprise Development Lp Shiftable memory defragmentation
US9431074B2 (en) 2012-03-02 2016-08-30 Hewlett Packard Enterprise Development Lp Shiftable memory supporting bimodal storage
US8819376B2 (en) 2012-04-23 2014-08-26 Hewlett-Packard Development Company, L. P. Merging arrays using shiftable memory
WO2014011149A1 (en) 2012-07-10 2014-01-16 Hewlett-Packard Development Company, L.P. List sort static random access memory
US10102892B1 (en) 2017-06-01 2018-10-16 Intel Corporation RAM-based shift register with embedded addressing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872290A (en) * 1973-09-24 1975-03-18 Sperry Rand Corp Finite impulse response digital filter with reduced storage
US4025772A (en) * 1974-03-13 1977-05-24 James Nickolas Constant Digital convolver matched filter and correlator
US4777612A (en) * 1983-10-05 1988-10-11 Nec Corporation Digital signal processing apparatus having a digital filter
DE3427349A1 (de) * 1984-07-25 1986-01-30 ANT Nachrichtentechnik GmbH, 7150 Backnang Lineares nichtrekursives filter
US4691293A (en) * 1984-12-28 1987-09-01 Ford Aerospace & Communications Corporation High frequency, wide range FIR filter
US4766561A (en) * 1986-06-26 1988-08-23 Motorola, Inc. Method and apparatus for implementing multiple filters with shared components
JPS63266576A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd デイジタル信号処理装置
JPH01163882A (ja) * 1987-12-21 1989-06-28 Hitachi Ltd 画像処理メモリ
JPH0210910A (ja) * 1988-06-29 1990-01-16 Hitachi Ltd フイルタのリンギング補償方法および装置
JP2632959B2 (ja) * 1988-09-07 1997-07-23 キヤノン株式会社 デジタルフィルター装置

Also Published As

Publication number Publication date
US5153846A (en) 1992-10-06
EP0469761A2 (en) 1992-02-05
JPH0562493A (ja) 1993-03-12
EP0469761A3 (en) 1993-01-27

Similar Documents

Publication Publication Date Title
KR920003320A (ko) 랜덤 액세스 메로리를 이용하는 디지탈 시프트 레지스터
KR930011726A (ko) 모션보상 텔레비젼과 같은 피드백 시스템용 다중 시리얼 억세스 메모리
KR930002863A (ko) 화상표지장치
KR960043819A (ko) 영상 신호 처리 회로
KR930017342A (ko) 디지탈 데이타 처리 장치
KR910015178A (ko) 화상데이터 처리장치
KR900013420A (ko) 감소화상 및 더 적은 이진 픽셀수를 구현하는 방법 및 장치
KR970023368A (ko) 디지탈 화상 신호용 메모리 장치와 상기 장치에서의 기록 방법 및 판독 방법
KR950013262A (ko) 동영상 복호기의 메모리 장치
ES2119840T3 (es) Procedimiento y circuito para la correccion de imagenes en una representacion de imagen-en-imagen de señales de video entrelazadas.
KR960030683A (ko) 보간 장치
KR910018894A (ko) 문자 발생기
JPS61270980A (ja) テレビジヨン受信機のプリンタ装置
KR940023196A (ko) 비월주사방식 동화상신호의 디지탈처리를 위한 화상메모리 회로
KR970057687A (ko) 피디피 티브이(pdp tv)의 메모리 장치
KR970004746A (ko) 플라즈마 디스플레이 패널 텔레비젼의 프레임 메모리장치
SU1472928A1 (ru) Устройство дл коррекции двухградационных изображений при воздействии шумов
KR930015743A (ko) 영상신호의 움직임 검출 방법
KR970004733A (ko) 메모리 어드레스를 이용한 다수화면분할 및 정지화면 구현 방법
JPS6122391A (ja) 表示装置の複写制御方式
KR930014186A (ko) 칼라 비데오 프린터 회로
KR960033089A (ko) 투사형 화상 표시 장치의 화상 보정 회로
KR880014576A (ko) 전하 결합 소자
KR920009191A (ko) 카메라일체형 비디오장치
KR940017875A (ko) 고화질 텔레비젼의 움직임 보상을 위한 메모리 병렬처리 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application