KR920003313B1 - 반도체장치 제조시에 기판상에 형성되는 레지스트층의 애슁법 - Google Patents
반도체장치 제조시에 기판상에 형성되는 레지스트층의 애슁법 Download PDFInfo
- Publication number
- KR920003313B1 KR920003313B1 KR1019880010434A KR880010434A KR920003313B1 KR 920003313 B1 KR920003313 B1 KR 920003313B1 KR 1019880010434 A KR1019880010434 A KR 1019880010434A KR 880010434 A KR880010434 A KR 880010434A KR 920003313 B1 KR920003313 B1 KR 920003313B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist layer
- etching
- region
- substrate
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004380 ashing Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000001020 plasma etching Methods 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 230000007935 neutral effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 15
- 238000003763 carbonization Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- -1 phosphorus ion Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- JXBAVRIYDKLCOE-UHFFFAOYSA-N [C].[P] Chemical compound [C].[P] JXBAVRIYDKLCOE-UHFFFAOYSA-N 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
내용 없음.
Description
제1a도는 선택적인 인이온 주입단계를 설명하기 위한 것으로 레지스트층이 코팅된 표면영역내에 산화피막을 갖는 실리콘 기판의 부분 횡단면도.
제1b도는 고도오즈량의 인이온을 레지스트층으로 주입함으로 인해 레지스트층의 표면영역에 형성되는 탄화영역을 설명하기 위한 것으로 레지스트층에 의해 코팅된 실리콘 기판의 부분 횡단면도.
제1c도는 프라즈 식각에 의해 레지스트층의 탄화영역을 포함하는 상부영역을 식각하는 단계를 설명하기 위한 실리콘 기판의 부분횡단면도.
제1d도는 다운스트림 애슁법에 의해 레지스트층의 하부영역을 제거하는 단계를 설명하기 위한 실리콘기판의 부분횡단면도.
제2도는 본 발명을 실시하는 레지스트층의 애슁공정에서 사용되는 식각장치의 개략도.
본 발명은 반도체장치의 제조방법에 관한 것으로 특히 반도체 장치를 제조하는 중간 단계에서 기판상에 형성되는 고도오즈량의 이온이 주입된 레지스트층의 애슁(ashing)방법에 관한 것이다.
일반적으로, 반도체장치를 제조하는 중간 단계에서 기판으로부터 반도체장치를 제조하기 위해 이온주입할시에 이온이 주입되지 않도록 기판의 지정부분을 마스크하기 위한 마스크로서 노보락(NOVOLAK)수지와 같은 수지로 된 레지스트층을 사용한 다음 반도체장치의 그다믐 제조단계를 진행하기 위해 이온주입을 완료한 후 그 레지스트층을 사용한 다음 반도체장치의 그다음 제조단계를 진행하기 위해 이온주입을 완료한 후 그 레지스트층을 제거해야 한다. 통상적으로 레지스트층을 제거하기 위해, 스퍼터(sputter)작용없이 수행되는 산소 프라즈마 식각법, 수소를 반응가스로 하여 수행하는 다운 스트림(down stream)애슁법 또는 습식 박리법등이 사용된다. 그러나, 예를들어 1×1014/㎠ 이상의 고도오즈량을 사용하여 이온을 주입할 때, 고도오즈량의 이온이 레지스트층으로도 주입되어 레지스트층의 상부표면의 지정된 영역이 물리적 화학적으로 경화된다.
이러한 현상을 ＂탄화＂로 칭하며 또한 그 지정된 영역을 ＂탄화영역＂으로 칭한다. 레지스트층의 이러한 탄화는 1987년에 일렉트로케미칼 소사이어티의 일렉트로닉스 앤드 디일렉트릭스 앤드 인슈레이션 디비젼에 의해 발행된 ＂건식방법(DRY PROCESS)＂에 관한 심포지움의 진행중에 본 발명의 발명자들인 슈조후지무라와 쥬니찌고노등 5명의 저자에 의해 발간된 논문 ＂이온 주입된 레지스트층의 제거를 위한 에슁법에 관한 연구＂에 상세히 기술되어 있다.
레지스트층이 탄화되기 때문에 레지스트층밑의 기판을 손상시키지 않고서는 상술한 통상의 방법으로는 레지스트층을 제거하기 어렵다. 즉, 만일 산소플라즈마 식각법과 같은 반응식각법을 강스퍼터링작용으로 레지스트층을 제거하기 위해 적용할 경우, 예를들어 평행한 플라즈마 에칭장치를 사용하면 레지스트층이 탄화됐을지라도 그 레지스트층을 애슁할 수 있다. 그러나 그러한 강스퍼터가 레지스트층상에 수행될 때 다음 문제점들이 발생한다. 즉, 레지스트층 밑에 있는 기판의 표면이 포스포로스 펜타옥사이드(P2O5)와 같은 잔여물에 의해 오염되고 또한 강스퍼터하는 동안 레지스트층으로부터 중금속 화합물이 생성되는 문제점(제1문제점)과 격자결함이 강스퍼터에 의해 기판의 표면영역에서 발생되는 다른 문제점(제2문제점), 그러므로, 레지스트층을 제거후, 기판상에 남아있는 잔여물들을 선택적으로 식각해야하며 식각된 기판은 격자결함들을 개질하기 위해 어니일해야 한다. 더욱이, 레지스트층 밑의 기판의 표면영역내에 앞서 제조된 MOS 트랜지스터의 게이트 산화층과 같은 지정부분이 플라즈마 스퍼터하는 동안 기판의 표면상에 생성 축적된 전하 때문에 파괴되는 또다른 문제점(제3문제점)이 있다. 이 제3문제점을 해결하는 방법이 없다.
결과적으로 고도오즈량의 이온들을 주입할 때 레지스트층을 제거하는 많은 여분공정들이 수행되어야만 하기 때문에 때때로 레지스트층 밑의 기판의 앞서 제조된 부분이 손상된다. 결론적으로 종래에는 다음과 같은 문제점들이 있다. 즉, 반도체 장치의 비용이 증가하고, 반도체장치의 수율이 감소하고, 반도체장치의 제품의 신뢰도가 떨어지고, 또한, 반도체 장치를 설계하는 융통성이 제한된다.
본 발명의 목적은 반도체 장치를 제조하는 기판상에 형성되는 고도오즈량의 이온이 주입된 레지스트층을 간단한 공정으로 제거하는데 있다.
본 발명의 또다른 목적은 기판을 손상시킴이 없이 레지스트층을 제거하는데 있다.
본 발명의 또다른 목적은 고오도즈량의 이온을 주입하는 공정을 통해 제조되는 반도체 장치의 비용을 줄이는데 있다.
본 발명의 또다른 목적은 고도오즈량의 이온을 주입하는 공정을 통해 제조되는 반도체장치의 신뢰성을 증가시키는데 있다.
본 발명의 또 다른 목적은 고도오즈량의 이온을 주입하는 공정을 통해 제조되는 반도체장치의 제품의 수율을 증가시키는데 있다.
상술한 목적들은 다음 두단계 즉, 레지스트층을 탄화영역을 포함하는 상부영역과 기판에 부착된 하부 영역과 같은 두영역으로 나눠서, 질소와 수소 활성가스의 혼합가스로 수행되는 프라즈마 식각법에 의해 상부영역을 제거하는 단계와 종래의 다운 스트림 스퍼터법 또는 습식 박리법을 사용하여 하부영역을 제거하는 단계로 레지스트층을 제거함으로써 성취된다. 혼합가스로 상부 영역에 프라즈마 식각법을 적용하면, 탄화영역내에 탄소와 주입된 이온을 조밀하게 결합시키기 위한 각 결합, 예를들어 인-탄소(P-C)결합이 파괴되어 주입물의 수소화물이 생성될 수 있고, 또한 이것이 실온에서 휘발된다. 상술한 단계들에서, 그 휘발은 레지스트층을 제거후 기판상에 거의 잔여물을 남기지 않기 위해 특히 중요하며, 또한, 휘발이 실온에서 수행될 수 있다는 사실은 레지스트층을 제거하는 공정들을 간단히 수행하는데 효과적이며 또한 레지스트층을 제거한후 효과적이다. 본 발명을 적용하면, 반도체장치의 비용이 감소될 수 있고, 반도체 장치의 수율이 증가되고, 반도체 장치의 제품의 신뢰성이 증가될 수 있고, 또한 반도체 장치를 고도우즈량의 이온주입으로 인한 문제점을 고려하지 않고 설계할 수 있다.
본 발명의 실시예를 본 발명의 연속단계들을 설명하기 위해 반처리된 반도체 장치의 횡단면이 도시된 제1a∼1d도를 참조하여 이하에 설명한다.
제1a도에서, 주로 노보락 수지로 만든 포토레지스트(HPR 204 : FUJI-HUNT)로 2미크론 두께를 갖는 레지스트층(2)을 형성하도록 스피터(spinner)에 의해 기판(1)상에 코팅한 다음 고도오즈량의 이온을 실리콘기판(5)에 주입하기 위한 구멍들(6)을 형성하기 위해 사진석판술로 패턴한다. 이 실시예에서, 기판(1)은 실리콘 기판(5)과 실리콘기판(5)의 표면영역내에 형성되는 산화물층(3)으로 구성된다.
제1b도에서, 고도오즈량 1×1016㎠의 인이온이 실리콘기판95)내에 70KeV(킬로 일렉트론볼트)의 에너지로 주입되어 레지스트층(2)의 구멍들(6)의 실리콘 기판(5)내에 인이 주입된 영역들(4)을 형성한다. 한구멍(6)만을 제1a도∼1d도에 나타내며 또한 하나의 이온주입 영역(4)이 제1b도∼1d도에서 구멍(6)에 나타낸다. 결과적으로 고도오즈량의 인이온이 실리콘기판(5)에 주입될 때, 고도오즈량의 인이온은 레지스트층(2)에도 주입되어 제1b도에 보인 바와같이 하부영역인 비탄화영역(2b)을 남기고 상부영역인 탄화영역(2a)이 형성된다. 이 경우에, 상부영역인 탄화영역(2a)의 두께는 0.2∼0.3미크론이다. 이 탄화영역(2a)은 전술한 바와같이 종래의 기술에서의 문제점들을 야기시킨다.
그다음 단계에서, 레지스트층(2)을 제거하며, 본 발명에서는 이러한 제거는 레지스트 애슁장치(50)를 사용하여 탄화영역(2a)과 비탄화영역(2b)을 개별적으로 제거하는 두 단계로 수행된다. 제2도는 레지스트 애슁장치(50)의 개략도를 나타낸다. 제2도에 나타낸 바와같이, 레지스트 애슁장치(50)는 탄화영역(2a)을 제거하기 위한 캐소드 결합 평행판 프라즈마 애슁실(11)(이후 ＂프라즈마 애슁실 11＂로 약칭함)과, 비탄화영역(2b)을 제거하기 위한 다운스트림 애슁실(21)과, 그리고 로드록(30, 31 및 32)으로 구성된다. 로드록(30)은 레지스트 애슁장치(50)의 외부로부터 프라즈마 애슁실(11)로 웨이퍼를 도입하기 위한 것이고, 로드록(32)은 프라즈마 애슁실(11)로부터 다운스트림 애슁실(21)로 웨이퍼를 이송시키기 위한 것이고, 또한 로드록(31)은 다운스트림 애슁실(21)로부터 외부로 웨이퍼를 배출시키기 위한 것이다. 여기서 웨이퍼는 레지스트층이 각각 형성되는 다수의 반처리된 장치들로 분할된 실리콘 웨이퍼와 같은 물질이다.
프라즈마 애슁실(11)에서, 프라즈마는 파워전극(15)과 웨이퍼(100)가 놓이는 테이블(14)간에 구속되고, 여기서, 웨이퍼(100)상의 다수의 반처리된 장치들은 제1b도에 보인 단계로 처리된다. 웨이퍼(100)의 온도는 후술되는 바와 같이 테이블(14)에 부착된 제2도에 도시안된 히터와 냉각기로 제어될 수 있다. 13.56MHz의 RF(무선주파수)전력은 전원(16)으로부터 프라즈마로 인도된다. 레지스트층(2)의 연화점(약 120℃)이하로 웨이퍼(100)의 온도를 유지하는 것이 중요하다. 왜냐하면, 만일 온도가 연화점 이상으로 상승될 경우, 비탄화영역(2b)은 탄화영역(2a)을 식각하는 동안 연화되어 탄화영역(2a)이 금이가서 여러조각으로 깨지게 되고 또한 그 조각들이 연화된 비탄화영역(2b)내에 가라앉게 되기 때문이다. 결과적으로, 탄화영역(2a)의 프라즈마 식각으로부터 얻은 잔여물들은 그 잔여물이 프라즈마로 식각 제거되지 않는한 비탄화영역(2b)의 바닥에 남아서 기판(1)의 상부표면상에 쌓인다.
만일 프라즈마 식각을 비탄화영역(2b)에 행할 경우, 종래와 동일한 문제점이 발생한다.
프라즈마 애슁실(1)의 반응가스로서 0.5Torr의 97용적% 질소와 3용적% 수소로 구성된 혼합가스가 사용된다. 혼합가스는 제2도에 도시안된 배기시스템 Vac.1에 의해 입구(12)를 통해 프라즈마 애슁실(11)로 도입된다음 출구(13)를 통해 프라즈마 애슁실(11)로부터 배출된다.
프라즈마 식각이 프라즈마 애슁실(11)내에서 혼합가스로서 웨이퍼(100)상에 형성되는 다시 말하여 기판(1)상에 형성되는 레지스트층(2)에 대해 수행될 때 레지스트층(2)의 1미크론두께를 갖는 상부영역이 식각제거되어 제1c도에 나타낸 바와같이 탄화영역(2a)은 완전히 식각되고 레지스트층(2)의 하부영역인 비탄화영역(2b)을 남긴다.
탄화영역(2a)을 제거후, 비탄화영역(2b)을 그다음 제2단계에서 제거한다. 제2단계에서, 프라즈마 애슁실(11)내의 테이블(14)상의 웨이퍼(100)를 진공을 파괴시킴이없이 로드블록(32)을 통해 다운스트림 애슁실(21)내의 테이블(24)로 옮긴다음, 비탄화영역(2b)을 다운스트림애슁법을 적용하여 다운스트림애슁실(21)내에서 제거한다.
다운 스트림 애슁실(21)에서, 마이크로웨이브 프라즈마는 2.45GHz의 RF로 발진하는 마그네트론 소오스(25)에 의해 발생되어 창(26)과 샤워헤드(27)간의 공간내에 구속된다. 한편, 97용적%의 산소와 3용적%의 테트라후루오로메탄으로 구성된 혼합가스는 입구(22)를 통해 도입된 다음 제2도에 나타내지 않는 배출시스템으로 출구(23)를 통해 배출된다. 결론적으로, 웨이퍼(100)는 원자상태로 중화되어 있는 산소와 기타 가스종들로 채워진 샤워 헤드(27)와 테이볼(24)간의 공간에서 식각된다. 이러한 종류의 식각은 비탄화영역(2b)을 제1d도에 보인 바와같이 완전히 제거하는 다운스트림 애슁으로 호칭된다. 다운스트림 애슁을 수행하는데 필요한 전력이 실(11)내에서 수행되는 프라즈마 애슁의 소지전력보다 작으므로, 종래에서와 같은 문제점들이 기판(1)에서 발생하지 않는다.
습식 박리법이라 호칭되는 비탄화영역(2b)을 식각시키기 위한 또다른 방법이 있다. 그러나 습식박리법을 제2단계에 적용할 때 탄소영역(2a)의 프라즈마 식각후, 진공을 파괴하면서 기판(1)을 실(11)로부터 꺼내야 한다.
레지스트층(2)을 제거하기 위해 본 발명을 적용하기 때문에 기판(1)의 표면상에 잔여물이 거의 남지 않는다. 레지스트층(2)이 얼마나 제거되는가를 평가하기 위해, 기판(1)의 표면상에 남아있는 인 산화물, 중금속 및 탄소화합물과 같은 잔여물의 수를 입자 카운터를 사용 카운트한다. 100미크론 이상의 직경을 각각 갖는 잔여물들만을 카운트한바 잔여물들의 수는 4-인치 웨이퍼당 300-350이다. 이 값은 종래의 잔여물수에 비해 아주 작은 값이다.
즉, 종래의 산소 프라즈마 식각법을 레지스트층(2)을 제거하기 위해 적용할 때 잔여물수는 4-인치 웨이퍼당 약 8000이다. 본 발명은 이온이 주입된 레지스트층을제거함에 있어 현저히 개선되었음을 알 수 있다.
따라서 본 발명의 애슁법은 소수의 격자결함을 발생시키기는 하지만 그 격자 결함들은 400℃이상의 온도로 기판(1)을 어니링링함으로써 제거될 수 있다.
Claims (7)
- 고오도즈량의 이온이 주입된 레지스트층(2)의 상부 표면으로부터 연장되는 이온이 주입된 영역(4)을 포함하는 기판(1)상에 형성되며, 상부 및 하부영역(2a, 2b)으로 구성되는, 레지스트층(2)을 제거하는 방법에 있어서, 반응가스로서 수소를 사용하여 프라즈마 에칭법에 의해 프라즈마 분위기중에서 수행하는 식각에 의해 이온이 주입된 영역을 포함하는 상기 상부영역(2a)을 제거하고, 상기 하부영역(2b)을 남기는 제1식각 단계와, 프라즈마를 사용하지 않고 중성가스종들의 분위기중에서 수행하는 식각에 의해 상기 하부영역(2b)을 제거하는 제2식각 단계로 구성되는 것이 특징인 반도체장치 제조시에 기판상에 형성되는 레지스트층의 에슁법.
- 제1항에 있어서, 상기 제2식각 단계는 다운스트림 식각인 것이 특징인 반도체장치 제조시에 기판상에 형성되는 레지스트층의 애슁법.
- 제1항에 있어서, 상기 제2식각 단계는 습식박리법에 의하여 수행되는 것이 특징인 반도체 장치 제조시에 기판상에 형성되는 레지스트층의 애슁법.
- 제1항에 있어서, 상기 제1식각 단계는 레지스트층의 연화점보다 낮은 온도에서 수행되는 것이 특징인 반도체장치 제조시에 기판상에 형성되는 레지스트층의 애슁법.
- 제1항에 있어서, 상기 상부영역(2a)을 제거하는 제1식각 단계는 상기 수소와 불활성 가스를 포함하는 혼합가스를 사용하여 수행되는 것이 특징인 반도체 장치 제조시에 기판상에 형성되는 레지스트층의 애슁법.
- 제1항에 있어서, 레지스트층을 제거후 400℃이상의 온도로 기판을 어니링링시키는 단계를 더 포함하는 것이 특징인 반도체 장치 제조시에 기판상에 형성되는 레지스트층의 애슁법.
- 제5항에 있어서, 상기 제1식각 단계는 혼합가스로 충전된 평행판 프라즈마 식각실내에서 수행되는 것이 특징인 반도체 장치 제조시에 기판상에 형성되는 레지스트층의 애슁법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-203986 | 1987-08-19 | ||
| JP62203986A JPH0770524B2 (ja) | 1987-08-19 | 1987-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890004408A KR890004408A (ko) | 1989-04-21 |
| KR920003313B1 true KR920003313B1 (ko) | 1992-04-27 |
Family
ID=16482894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880010434A KR920003313B1 (ko) | 1987-08-19 | 1988-08-17 | 반도체장치 제조시에 기판상에 형성되는 레지스트층의 애슁법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4861424A (ko) |
| EP (1) | EP0304068B1 (ko) |
| JP (1) | JPH0770524B2 (ko) |
| KR (1) | KR920003313B1 (ko) |
| DE (1) | DE3877085T2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9941108B2 (en) | 2004-12-13 | 2018-04-10 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622186B2 (ja) * | 1989-02-07 | 1994-03-23 | 松下電器産業株式会社 | フィルムコンデンサの製造方法 |
| JP2541851B2 (ja) * | 1989-03-10 | 1996-10-09 | 富士通株式会社 | 有機物の剥離方法 |
| JP3034259B2 (ja) * | 1989-03-31 | 2000-04-17 | 株式会社東芝 | 有機化合物膜の除去方法 |
| JPH03177021A (ja) * | 1989-12-05 | 1991-08-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04352157A (ja) * | 1991-05-30 | 1992-12-07 | Toyota Autom Loom Works Ltd | レジスト除去方法 |
| JP3391410B2 (ja) * | 1993-09-17 | 2003-03-31 | 富士通株式会社 | レジストマスクの除去方法 |
| JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| JP3529849B2 (ja) * | 1994-05-23 | 2004-05-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US5651860A (en) * | 1996-03-06 | 1997-07-29 | Micron Technology, Inc. | Ion-implanted resist removal method |
| US5908319A (en) * | 1996-04-24 | 1999-06-01 | Ulvac Technologies, Inc. | Cleaning and stripping of photoresist from surfaces of semiconductor wafers |
| US6010949A (en) * | 1996-10-21 | 2000-01-04 | Micron Technology, Inc. | Method for removing silicon nitride in the fabrication of semiconductor devices |
| JP3251184B2 (ja) * | 1996-11-01 | 2002-01-28 | 日本電気株式会社 | レジスト除去方法及びレジスト除去装置 |
| US5968374A (en) * | 1997-03-20 | 1999-10-19 | Lam Research Corporation | Methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber |
| US6149828A (en) | 1997-05-05 | 2000-11-21 | Micron Technology, Inc. | Supercritical etching compositions and method of using same |
| EP0940846A1 (en) | 1998-03-06 | 1999-09-08 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for stripping ion implanted photoresist layer |
| US6242165B1 (en) | 1998-08-28 | 2001-06-05 | Micron Technology, Inc. | Supercritical compositions for removal of organic material and methods of using same |
| FR2793952B1 (fr) * | 1999-05-21 | 2001-08-31 | Commissariat Energie Atomique | Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique |
| US6235453B1 (en) | 1999-07-07 | 2001-05-22 | Advanced Micro Devices, Inc. | Low-k photoresist removal process |
| US6767698B2 (en) * | 1999-09-29 | 2004-07-27 | Tokyo Electron Limited | High speed stripping for damaged photoresist |
| US6805139B1 (en) | 1999-10-20 | 2004-10-19 | Mattson Technology, Inc. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| JP2001156041A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | 半導体装置の製造方法及びその製造装置 |
| US6409932B2 (en) * | 2000-04-03 | 2002-06-25 | Matrix Integrated Systems, Inc. | Method and apparatus for increased workpiece throughput |
| JP2002124652A (ja) * | 2000-10-16 | 2002-04-26 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
| US6777173B2 (en) * | 2002-08-30 | 2004-08-17 | Lam Research Corporation | H2O vapor as a processing gas for crust, resist, and residue removal for post ion implant resist strip |
| JP2006507667A (ja) * | 2002-09-18 | 2006-03-02 | マットソン テクノロジイ インコーポレイテッド | 材料を除去するためのシステムおよび方法 |
| US7083903B2 (en) * | 2003-06-17 | 2006-08-01 | Lam Research Corporation | Methods of etching photoresist on substrates |
| US7799685B2 (en) * | 2003-10-13 | 2010-09-21 | Mattson Technology, Inc. | System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing |
| KR20050071115A (ko) * | 2003-12-31 | 2005-07-07 | 동부아남반도체 주식회사 | 반도체 제조 공정에서 에칭 얼룩 제거방법 |
| WO2005072211A2 (en) * | 2004-01-20 | 2005-08-11 | Mattson Technology, Inc. | System and method for removal of photoresist and residues following contact etch with a stop layer present |
| US20110061679A1 (en) * | 2004-06-17 | 2011-03-17 | Uvtech Systems, Inc. | Photoreactive Removal of Ion Implanted Resist |
| US20050279453A1 (en) * | 2004-06-17 | 2005-12-22 | Uvtech Systems, Inc. | System and methods for surface cleaning |
| US20070054492A1 (en) * | 2004-06-17 | 2007-03-08 | Elliott David J | Photoreactive removal of ion implanted resist |
| US20070186953A1 (en) * | 2004-07-12 | 2007-08-16 | Savas Stephen E | Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing |
| US8129281B1 (en) | 2005-05-12 | 2012-03-06 | Novellus Systems, Inc. | Plasma based photoresist removal system for cleaning post ash residue |
| US7947605B2 (en) * | 2006-04-19 | 2011-05-24 | Mattson Technology, Inc. | Post ion implant photoresist strip using a pattern fill and method |
| DE102006062035B4 (de) * | 2006-12-29 | 2013-02-07 | Advanced Micro Devices, Inc. | Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement |
| US8435895B2 (en) | 2007-04-04 | 2013-05-07 | Novellus Systems, Inc. | Methods for stripping photoresist and/or cleaning metal regions |
| CN101458463B (zh) * | 2007-12-13 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 灰化的方法 |
| US7915115B2 (en) * | 2008-06-03 | 2011-03-29 | International Business Machines Corporation | Method for forming dual high-k metal gate using photoresist mask and structures thereof |
| US8721797B2 (en) | 2009-12-11 | 2014-05-13 | Novellus Systems, Inc. | Enhanced passivation process to protect silicon prior to high dose implant strip |
| US20110143548A1 (en) | 2009-12-11 | 2011-06-16 | David Cheung | Ultra low silicon loss high dose implant strip |
| US9613825B2 (en) * | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4341594A (en) * | 1981-02-27 | 1982-07-27 | General Electric Company | Method of restoring semiconductor device performance |
| JPS57155381A (en) * | 1981-03-19 | 1982-09-25 | Mitsubishi Electric Corp | Wet etching method |
| JPS57202537A (en) * | 1981-06-09 | 1982-12-11 | Fujitsu Ltd | Resist composition for dry development |
| US4552831A (en) * | 1984-02-06 | 1985-11-12 | International Business Machines Corporation | Fabrication method for controlled via hole process |
| JPS62271435A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | レジストの剥離方法 |
| US4690728A (en) * | 1986-10-23 | 1987-09-01 | Intel Corporation | Pattern delineation of vertical load resistor |
| JPS63273321A (ja) * | 1987-05-01 | 1988-11-10 | Nec Corp | レジスト除去方法 |
-
1987
- 1987-08-19 JP JP62203986A patent/JPH0770524B2/ja not_active Expired - Lifetime
-
1988
- 1988-08-17 KR KR1019880010434A patent/KR920003313B1/ko not_active IP Right Cessation
- 1988-08-18 EP EP88113456A patent/EP0304068B1/en not_active Expired - Lifetime
- 1988-08-18 DE DE8888113456T patent/DE3877085T2/de not_active Expired - Fee Related
- 1988-08-19 US US07/234,134 patent/US4861424A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9941108B2 (en) | 2004-12-13 | 2018-04-10 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3877085T2 (de) | 1993-04-29 |
| KR890004408A (ko) | 1989-04-21 |
| US4861424A (en) | 1989-08-29 |
| EP0304068B1 (en) | 1992-12-30 |
| JPH0770524B2 (ja) | 1995-07-31 |
| EP0304068A2 (en) | 1989-02-22 |
| JPS6448418A (en) | 1989-02-22 |
| DE3877085D1 (de) | 1993-02-11 |
| EP0304068A3 (en) | 1989-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003313B1 (ko) | 반도체장치 제조시에 기판상에 형성되는 레지스트층의 애슁법 | |
| US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
| US4938839A (en) | Method of removing photoresist on a semiconductor wafer | |
| KR100530246B1 (ko) | 자체 세정가능한 에칭 공정 | |
| EP0910118B1 (en) | Ashing method | |
| US6767698B2 (en) | High speed stripping for damaged photoresist | |
| US20060201911A1 (en) | Methods of etching photoresist on substrates | |
| KR920003310B1 (ko) | 반도체장치의 제조 공정에서 이온-주입된 유기물 수지층의 제거방법 | |
| KR101299661B1 (ko) | 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법 | |
| US20080182422A1 (en) | Methods of etching photoresist on substrates | |
| US5503964A (en) | Resist removing method | |
| EP0256030B1 (en) | Double layer photoresist process for well self-align and ion implantation masking | |
| EP1425789A2 (en) | Method for controlling etch bias of carbon doped oxide films | |
| US4679308A (en) | Process for controlling mobile ion contamination in semiconductor devices | |
| WO2001070517A1 (en) | High speed stripping for damaged photoresist | |
| KR100508661B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3218722B2 (ja) | レジスト残渣除去方法 | |
| KR100241531B1 (ko) | 감광막 제거 방법 | |
| US6569739B1 (en) | Method of reducing the effect of implantation damage to shallow trench isolation regions during the formation of variable thickness gate layers | |
| JPH06349786A (ja) | 半導体装置の製造方法 | |
| KR960013153B1 (ko) | 반도체소자 제조공정의 감광막 제거방법 | |
| KR920010694B1 (ko) | 반도체 장치 제조용 반도체 기판에 불순물을 도우핑하는 방법 | |
| KR100613097B1 (ko) | 반도체 제조 방법 | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
| EP0542481A2 (en) | Method for reducing dielectric contamination in integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19990413 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |