KR920001848A - 고속 ttl 버퍼회로를 구비하는 라인 구동기 - Google Patents

고속 ttl 버퍼회로를 구비하는 라인 구동기 Download PDF

Info

Publication number
KR920001848A
KR920001848A KR1019910010081A KR910010081A KR920001848A KR 920001848 A KR920001848 A KR 920001848A KR 1019910010081 A KR1019910010081 A KR 1019910010081A KR 910010081 A KR910010081 A KR 910010081A KR 920001848 A KR920001848 A KR 920001848A
Authority
KR
South Korea
Prior art keywords
transistor element
input
circuit
node
phase inverter
Prior art date
Application number
KR1019910010081A
Other languages
English (en)
Inventor
지. 잔슨 라르스
지. 워드 마이클
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR920001848A publication Critical patent/KR920001848A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

고속 TTL 버퍼회로를 구비하는 라인 구동기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 비반전 TTL출력 버퍼회로에 대한 개략적인 회로 다이어그램.
제5도는 본 발명에 따른 한계 히스테리시스 회로를 합체해 놓은 비 반전 출력 버퍼회로를 구비하는 라인 구동기를 상세히한 개략적인 회로다이어그램.
제6도는 바람직한 동작영역에서 위상 반전기인 트랜지스터 요소의 동작을 제어하도록 프로그램가능한 클램프회로를 제공하는 제2클램프 회로에 대한 바람직한 실시예를 도시하는 반전 출력 버퍼회로에 대한 바람직한 실시예를 도시하는 반전 출력 버퍼회로에 대한 개략적인 회로 다이어그램.

Claims (31)

  1. 입력 데이타 신호를 고전위 레벨 및 저전위 레벨로 수신하는 입력, 데이타 신호를 전송하는 출력, 상기 입력에 연결된 입력 트랜지스터 회로, 상기 출력으로 부터 발생되는 전류를 저전위 전력 레일로 싱크시키도록 상기 출력에 연결된 풀다운 트랜지스터 요소, 고전위 전력 레일로 부터 발생되는 전류를 상기 출력에 발생시키도록 상기 출력에 연결된 풀업 회로 및 상기 풀업 회로 및 풀다운 트랜지스터 요소의 도통상태를 정반대 위상으로 제어하도록 연결된 위상 반전기인 트랜지스터 요소를 지니는 TTL 비반전 버퍼회로에 있어서, 상기 입력에 연결된 베이스 노드를 지니는 입력 트랜지스터 요소, 상기 입력에 인가되는 데이타 신호에 응답하여 상기 위상 반전기인 트랜지스터 요소의 베이스 구동전류를 발생시키도록 상기 입력 트랜지스터 요소의 콜렉터 노드에 연결된 베이스 노드 및 상기 위상 반전기 트랜지스터 요소의 베이스 노드에 연결된 에미터 노드를 지니는 에미터 폴로워 트랜지스터 요소, 상기 입력에 인가되는 데이타 신호가 저전위 레벨로부터 고전위 레벨로 변환함에 따라 상기 에미터 폴로워 트랜지스터 요소가 상대적으로 도통되지 않은 경우 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드를 저전위 레벨로 클램프 시키고 상기 입력 트랜지스터 요소를 스위징하기 위해 한계 전압 레벨을 설정하도록 상기 입력 트랜지스터 요소의 에미터 노드 및 저전위 전력 레일 사이에 연결되어 상기 에미터 폴로워 트랜지스터 요소의 베이스로 부터 상기 입력 트랜지스터 요소를 거쳐 저전위 전력 레일까지의 제1클램프 회로 경로를 한정시키는 복수개의 전압 강하 구성 부품을 포함하는 제1클램프 회로 수단, 및 상기 입력에 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 상기 에미터 폴로워 트랜지스터 요소가 상대적으로 도통되는 경우 상기 위상 반전기인 트랜지스터 요소의 베이스 구동전류를 상기 에미터 플로워 트랜지스터 요소로 부터 제한함으로써 상기 위상 반전기인 트랜지스터 요소의 포화상태를 제한하도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드 사이에 연결되어 상기 에미터 폴로워 트랜지스터 요소 및 위상 반전기인 트랜지스터 요소 사이에 전압 피드백 회로를 제공하는 복수개의 전압 강하 구성부품을 포함하는 제2클램프 회로 수단을 포함하는 TTL 비반전 버퍼회로.
  2. 제1항에 있어서, 상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변환함에 따라 입력 잡음 마진을 증가시키기 위해 상기 입력 한계 전압 레벨을 낮추며 상기 입력에 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 높은 입력 한계 전압 레벨을 회복시키도록 상기 제1클램프 회로 수단에 연결된 한계 한계 히스테리시스 회로 수단을 부가적으로 포함하고, 상기 한계 히스테리시스 회로 수단은 바이패스 트랜지스터 요소 및 바이패스 제어 회로를 포함하며, 상기 바이패스 트랜지스터 요소는 이 바이패스 트랜지스터 요소가 도통되는 경우 상기 제1클램프 회로수단중 적어도 하나의 전압 강하 구성부품을 바이패스하도록 상기 제1클램프 회로 수단에 연결되고, 상기 바이패스 제어회로는 상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변화함에 따라 상기 위상 반전기인 트랜지스터 요소가 도통되지 않는 경우 상기 바이패스 트랜지스터 요소를 턴온시키도록 상기 바이패스 트랜지스터 요소에 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드사이에 동작상 연결되는 TTL 비반전 버퍼회로.
  3. 제2항에 있어서, 상기 바이패스 제어회로는 상기 바이패스 트랜지스터 요소의 빠른 턴온을 위해 상기 바이패스 트랜지스터 요소의 베이스 노드 및 저전위 전력 레일 사이에 연결된 바이패스 턴오프 트랜지스터 요소를 부가적으로 포함하며, 사이 바이패스 턴오프 트랜지스터 요소는 상기 입력에 인가되는 데이타 신호가 고전위 레벨로부터 저전위 레벨로 변화함에 따라 상기 위상 반전기인 트랜지스터가 도통되는 경우 상기 바이패스 트랜지스터 요소의 빠른 턴오프를 위해 상기 위상 반전기인 트랜지스터 요소의 에미터 노드에 동작상 연결된 베이스 노드를 지니는 TTL 비반전 버퍼회로.
  4. 제1항에 있어서, 상기 전압 강하 구성부품을 바이어스하고 상기 전압 강하 구성부품을 통해 전류 밀도 레벨을 유지하여 상기 전압 강하 구성부품 양단에 걸린 전압 강하의 온도 의존관계를 감소시키도록 상기 제1클램프 회로 수단의 전압 강하 구성부품에 연결된 전류원 바이어스 회로를 부가적으로 포함하는 TTL 비반전 버퍼회로.
  5. 제1항에 있어서, 상기 제2클램프 회로 수단은 선택된 저항값을 지니는 레지스터 전압 강하 구성부품 및 다이오드 전압 강하 구성부품을 구비하는 프로그램 가능한 클램프 회로를 포함하며, 상기 레지스터 전압 강하 구성부품을 통해 흐르는 전류를 세트시키도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드에 연결된 제어용 전류원을 부가적으로 포함하는 TTL 비반전 버퍼회로.
  6. 제5항에 있어서, 상기 제어용 전류원은 무전류에 대해 스위칭하여 일정한 전류를 발생시키는 전류 미러 회로를 포함하는 TTL 비반전 버퍼회로.
  7. 제5항에 있어서, 상기 제2클램프 회로는 VBE승산회로를 포함하는 TTL 비반전 버퍼회로.
  8. 데이타 신호를 고전위 레벨 및 저전위 레벨을 수신하는 입력, 데이타 신호를 전송하는 출력, 상기 입력에 연결된 입력 트랜지스터 회로, 상기 출력으로부터 발생되는 전류를 저전위 전력 레일로 싱크시키도록 상기 출력에 연결된 풀다운 트랜지스터 요소, 고전위 전력 레일로 부터 발생되는 전류를 상기 출력에 발생시키도록 상기 출력에 연결된 풀업회로, 및 상기 풀업회로 및 풀다운 트랜지스터 요소의 도통상태를 정반대 위상으로 제어하도록 연결된 위상 반전기인 트랜지스터 요소를 지니는 TTL 비반전 버퍼회로에 있어서, 상기 입력에 연결된 베이스 노드를 지니는 입력 트랜지스터 요소, 상기 입력에 인가되는 데이타 신호에 응답하여 상기 위상 반전기인 트랜지스터 요소의 베이스 구동 전류를 발생시키도록 상기 입력 트랜지스터의 요소의 콜렉터 노드에 연결된 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드에 연결된 베이스 노드 및 상기 위상 반전기 트랜지스터 요소의 베이스 노드에 연결된 에미터 노드를 지니는 에미터 폴로워 트랜지스터 요소, 상기 입력에 인가되는 데이타 신호가 저전위 레벨로부터 고전위 레벨로 변환함에 따라 상기 에미터 폴로워 트랜지스터 요소가 상대적으로 도통되지 않는 경우 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드를 저전위 레벨로 클램프시키고 상기 입력 트랜지스터 요소의 턴온을 위해 입력 한계 전압 레벨을 설정하도록 상기 입력 트랜지스터 요소의 에미터 노드 및 저전위 전력 레일 사이에 연결되어 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드로부터 상기 입력트랜지스터 요소를 거처 저전위 전력 레일까지의 제1클램프 회로 경로를 한정하는 전압 강하 구성 부품을 포함하는 제1클램프 회로 수단, 상기 입력 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 상기 에미터 폴로워 트랜지스터 요소가 상대적으로 도통되는 경우 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드를 이 베이스 노드에서 고전위 레벨로 클램프시키도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 저전위 전력 레일 사이에 연결된 전압 강하 구성부품을 포함하는 제2클램프 회로수단, 및 상기 위상 반전기인 트랜지스터 요소의 베이스 구동 전류를 상기 에미터 폴로워 트랜지스터 요소로 부터 제한함으로써 상기 위상 반전기인 트랜지스터 요소의 포화상태를 제한하도록 상기 에미터 폴로워 트랜지스터 요소의 에미터 노드 및 상기 위상 반전기인 트랜지스터 요소의 베이스 노드 사이에 연결된 베이스 구동 제한용 레지스터를 포함하는 TTL 비반전 버퍼회로.
  9. 제8항에 있어서, 상기 입력에 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 상기 위상 반전기인 트랜지스터 요소의 과도한 베이스 구동 전류를 증진시키도록 상기 베이스 구동 제한용 레지스터와 병렬로 연결된 베이스 구동 다이오드 요소를 부가적으로 포함하는 TTL 비반전 버퍼회로.
  10. 제9항에 있어서, 상기 전압 강하 구성부품을 바이어스하고 상기 전압 강하 구성부품을 통해 전류밀도 레벨을 유지하여 상기 전압 강하 구성부품 양단에 걸린 전압 강하의 온도 의존관계를 감소시키도록 상기 제1클램프 회로수단에 연결된 전류원 바이어스 회로를 부가적으로 포함하는 TTL 비반전 버퍼회로.
  11. 제8항에 있어서, 상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변환함에 따라 입력 잡음 마진을 증가시키기 위해 입력 한계 전압 레벨을 낮추고 상기 입력에 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 보다 높은 입력 한계 전압레벨을 회복시키도록 상기 제1클램프 회로수단에 연결된 한계 히스테리시스 회로 수단을 부가적으로 포함하는 TTL 비반전 버퍼회로.
  12. 데이타 신호를 고전위 레벨 및 저전위 레벨로 수신하는 입력, 데이타 신호를 전송하는 출력, 상기 입력에 연결된 베이스 노드, 콜렉터 노드, 및 에미터 노드를 지니는 입력 트랜지스터 회로, 상기 출력으로부터 발생되는 전류를 저전위 전력 레일로 싱크시키도록 상기 출력에 연결된 풀다운 트랜지스터 요소, 고전위 전력 레일로 부터 발생되는 전류를 상기 출력에 발생시키도록 상기 출력에 연결된 풀업 수단, 및 상기 풀업 수단 및 풀다운 트랜지스터 요소의 도통상태를 정반대 위상으로 제어하도록 연결된 위상 반전기인 트랜지스터 요소를 지니는 TTL 버퍼회로에 있어서, 상기 입력에 인가되는 데이타 신호에 응답하여 상기 위상 반전기인 트랜지스터 요소의 베이스 구동전류를 상기 입력 트랜지스터 회로의 콜렉터 노드에 연결된 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 베이스 노드에 연결된 에미터 노드를 지니는 에미터 폴로워 트랜지스터 요소, 상기 에미터 폴로워 트랜지스터 요소가 상대적으로 도통되지 않는 경우 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드를 저전위 레벨로 클램프시키고 상기 입력 트랜지스터 회로를 스위칭하기 위해 입력 한계 전압 레벨을 설정하도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 저전위 전력 레일 사이에 제1클램프 회로경로를 한정하는 제1클램프 회로 수단, 상기 에미터 폴로워 트랜지스터 요소가 상대적으로 도통되는 경우 상기 위상 반전기인 트랜지스터 요소의 베이스 구동 전류를 상기 에미터 폴로워 트랜지스터 요소롤 부터 제한하며 상기 위상 반전기인 트랜지스터 요소의 포화상태를 제한하고 상기 TTL 버퍼회로의 스위칭 속도를 개선하도록 상기 에미터 폴로워 트랜지스터 요소의 베이스에 연결되어 상기 베이스 노드를 고전위 레벨로 클램프 시키는 제2클램프 회로경로를 한정하는 제2클램프 회로 수단을 포함하는 TTL 버퍼회로.
  13. 제12항에 있어서, 상기 제1클램프 회로 수단은 상기 입력 트랜지스터 회로의 에미터 노드 및 저전위 전력레일 사이에 연결되며, 상기 입력 트랜지스터 회로를 통해 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드에 연결되는 TTL 버퍼회로.
  14. 제12항에 있어서, 상기 제1클램프 회로 수단은 상기 입력 트랜지스터 회로의 에미터 노드 및 상기 저전위 전력 레일 사이에 연결된 제1 및 제2다이오드 요소를 포함하는 TTL 버퍼회로.
  15. 제14항에 있어서, 상기 다이오드 요소를 바이어스하고 상기 다이오드 요소를 통해 전류 밀도 레벨을 유지하여 상기 다이오드 요소 양단에 걸린 전압 강하의 온도 의존관계를 감소시키도록 상기 제1클램프 회로 수단에 연결된 전류원 바이어스 회로를 부가적으로 포함하는 TTL 버퍼회로.
  16. 제14항에 있어서, 상기 제1클램프회로 수단의 제1 및 제2다이오드 요소는 상기 제1클램프 회로수단의 합성 온도계수를 감소시키도록 BCS형 트랜지스터 요소 다이오드 및 쇼트키 타이오드를 각각 포함하는 TTL 버퍼회로.
  17. 제14항에 있어서, 상기 입력에 인가되는 데이타 신호가 제1전위 레벨로 변화함에 따라 입력 잡음 마진을 증가 시키기 위해 입력 한계 전압 레벨을 낮추고 상기 입력에 인가되는 데이타 신호가 제2전위 레벨로 변환함에 따라 보다 높은 입력 한계 전압 레벨을 회복시키도록 상기 제1클램프 회로 수단을 연결된 한계 히스테리시스 회로수단을 부가적으로 포함하는 TTL 버퍼회로.
  18. 제17항에 있어서, 상기 한계 히스테리시스 회로 수단은 바이패스 트랜지스터 요소 및 바이패스 제어회로를 포함하며, 상기 바이패스 트랜지스터 요소는 이 바이패스 트랜지스터 요소가 도통되는 경우 상기 제1클램프 회로 수단 중 적어도 하나의 다이오드 요소를 바이패스 하도록 상기 제1클램프 회로 수단 및 상기 저전위 전력 레일 사이에 동작상 연결되고, 상기 바이패스 제어회로는 상기 위상 반전기인 트랜지스터 요소가 도통되지 않는 경우 상기 바이패스 트랜지스터 요소를 턴온시키고 상기 제1클램프 회로 수단의 다이오드 요소를 바이패스 하도록 상기 바이패스 트랜지스터 요소의 베이스 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드 사이에 연결되는 TTL 버퍼회로.
  19. 제18항에 있어서, 상기 바이패스 제어 회로는 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드에 연결된 베이스 노드 및 바이패스 제어 레지스터를 통해 상기 바이패스 트랜지스터 요소의 베이스 노드에 연결된 에미터 노드를 지니는 바이패스 제어 에미터 폴로워 트랜지스터 요소를 포함하는 TTL 버퍼회로.
  20. 제19항에 있어서, 상기 바이패스 제어회로는 상기 입력에 인가되는 데이타 신호가 제1전위레벨로 변환하는 동안 베이스 구동전류를 과도하게 증가시켜서 상기 바이패스 트랜지스터 요소를 턴온시키도록 상기 바이패스 제어용 레지스터와 병렬로 연결된 바이패스 제어용 다이오드 요소를 부가적으로 포함하며, 상기 위상 반전기인 트랜지스터 요소가 콜렉터 레지스터를 거쳐 고전위 전력 레일에 연결되고, 상기 위상 반전기인 트랜지스터 요소의 콜레터 레지스터 및 상기 바이패스 제어용 레지스터는 상기 바이패스 트랜지스터 요소를 제어하기 위해 저항 분할기를 형성하는 TTL 버퍼회로.
  21. 제19항에 있어서, 상기 바이패스 제어회로는 상기 바이패스 트랜지스터 요소의 빠른 턴오프를 위해 상기 바이패스 트랜지스터 요소의 베이스 노드 및 상기 저전위 전력 레일 사이에 연결된 바이패스 턴오프 트랜지스터 요소를 부가적으로 포함하며, 상기 바이패스 턴오프 트랜지스터 요소는 상기 입력에 인가되는 데이타 신호가 선택된 전위 레벨로 변환함에 따라 상기 위상 반전기인 트랜지스터 요소가 도통되는 경우 상기 바이패스 트랜지스터 요소의 빠른 턴오프를 위해 상기 위상 반전기인 트랜지스터 요소의 에미터 노드에 동작상 연결된 베이스 노드를 지니는 TTL 버퍼회로.
  22. 제12항에 있어서, 상기 제2클램프 회로 수단은 상기 위상 반전기인 트랜지스터 요소의 베이스 구동 전류를 상기 에미터 폴로워 트랜지스터 요소로 부터 제한하도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드 사이의 연결되어 상기 에미터 폴로워 트랜지스터 요소 및 상기 위상 반전기인 트랜지스터 요소 사이에 전압 피스백 회로를 제공하는 제2클램프 회로 경로를 한전하는 TTL 버퍼회로.
  23. 제22항에 있어서, 상기 제2클램프 회로 수단은 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드 사이에 직렬로 연결된 제1 및 제2다이오드 요소를 포함하는 TTL 버퍼회로.
  24. 제23항에 있어서, 상기 제2클램프 회로 수단의 제1 및 제2다이오드 요소는 제1 및 제2쇼트키 다이오드를 각각 포함하는 TTL 버퍼회로.
  25. 제23항에 있어서, 상기 제2클램프 회로 수단의 제1 및 제2다이오드 요소는 쇼트키 다이오드 및 PN 접합다이오드를 각각 포함하는 TTL 버퍼회로.
  26. 제22항에 있어서, 상기 제2클램프 회로 수단은 선택된 저항 값을 지니는 레지스터 전압 강하 구성 부품 및 다이오드 전압 강하 구성부품을 구비하는 프로그램 가능한 클램프 회로를 포함하며, 상기 레지스터 전압 강하 구성부품을 통한 전류를 세트하기 위해 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드에 연결된 제어용 전류원을 부가적으로 포함하는 TTL 비반전 버퍼회로.
  27. 제26항에 있어서, 상기 제어용 전류원은 무 전류에 대해 스위칭하여 일정한 전류를 만들어 내는 전류 미러회로를 포함하는 TTL 비반전 버퍼회로.
  28. 제26항에 있어서, 상기 제2클램프 회로는 VBE승산회로를 포함하는 TTL 버퍼회로.
  29. 제12항에 있어서, 상기 제2클램프 회로 수단은 상기 에미터폴로워 트랜지스터 요소가 상대적으로 도통되는 경우 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드를 고전위 레벨로 클램프시키도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 상기 저전위 전력 레일 사이에 제2클램프 회로 경로를 한정하며, 상기 에미터 폴로워 트랜지스터 요소의 에미터 노드 및 상기 위상 반전기인 트랜지스터 요소의 베이스 노드 사이에 연결된 베이스 구동 제한용 레지스터를 부가적으로 포함하는 TTL 버퍼회로.
  30. 제29항에 있어서, 상기 제2클램프 회로 수단은 상기 에미터 폴로워 트랜지스터 요소, 위상 반전기인 트랜지스터 요소, 및 풀다운 트랜지스터 요소 각각의 베이스-에미터 노드 양단에 걸린 전압 강하의 합보다 약간 더 큰 고전위 레벨의 클램프 전압을 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드에 설정하는 복수개의 직렬 연결된 전압 강하 구성부품을 포함하는 TTL 버퍼회로.
  31. 제29항에 있어서, 상기 입력에 인가되는 데이타 신호가 제2전위 레벨로 변환하는 동안 과도한 베이스 구동을 증강시켜 상기 위상 반전기인 트랜지스터 요소를 턴온시키도록 상기 위상 반전기인 트랜지스터 요소의 베이스 노드에 있는 베이스 구동 제한용 레지스터와 병렬로 연결된 베이스 구동 다이오드 요소를 부가적으로 포함하는 TTL 버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010081A 1990-06-19 1991-06-18 고속 ttl 버퍼회로를 구비하는 라인 구동기 KR920001848A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/540,641 US5034632A (en) 1990-06-19 1990-06-19 High speed TTL buffer circuit and line driver
US540.641 1990-06-19

Publications (1)

Publication Number Publication Date
KR920001848A true KR920001848A (ko) 1992-01-30

Family

ID=24156333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010081A KR920001848A (ko) 1990-06-19 1991-06-18 고속 ttl 버퍼회로를 구비하는 라인 구동기

Country Status (4)

Country Link
US (1) US5034632A (ko)
EP (1) EP0462451A1 (ko)
JP (1) JPH04233325A (ko)
KR (1) KR920001848A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173621A (en) * 1986-06-30 1992-12-22 Fairchild Semiconductor Corporation Transceiver with isolated power rails for ground bounce reduction
US5266847A (en) * 1990-12-28 1993-11-30 National Semiconductor Corporation High speed data transceiver
US5276364A (en) * 1991-12-13 1994-01-04 Texas Instruments Incorporated BiCMOS bus interface output driver compatible with a mixed voltage system environment
FR2704994A1 (fr) * 1993-05-05 1994-11-10 Philips Composants Dispositif de délivrance d'un signal d'horloge.
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
US5483184A (en) * 1993-06-08 1996-01-09 National Semiconductor Corporation Programmable CMOS bus and transmission line receiver
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
US5543746A (en) * 1993-06-08 1996-08-06 National Semiconductor Corp. Programmable CMOS current source having positive temperature coefficient
KR100302890B1 (ko) * 1993-06-08 2001-11-22 클라크 3세 존 엠. 프로그램가능한cmos버스및전송라인드라이버
WO1994029962A1 (en) * 1993-06-08 1994-12-22 National Semiconductor Corporation Cmos btl compatible bus and transmission line driver
US5530386A (en) * 1993-11-24 1996-06-25 National Semiconductor Corporation Storage charge reduction circuit for bipolar input/output devices
US5481216A (en) * 1994-05-31 1996-01-02 National Semiconductor Corporation Transistor drive circuit with shunt transistor saturation control
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
TW557629B (en) * 2002-01-16 2003-10-11 Pixart Imaging Inc Transmission line driving circuit
US20070183228A1 (en) * 2005-10-27 2007-08-09 Washburn Robert D Control signal interface circuit for computer memory modules
US9742385B2 (en) * 2013-06-24 2017-08-22 Ideal Power, Inc. Bidirectional semiconductor switch with passive turnoff
CN113472339A (zh) * 2021-07-07 2021-10-01 弘大芯源(深圳)半导体有限公司 一种在连续辐射照射下具有稳定性能的晶体管逻辑电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527078A (en) * 1982-08-23 1985-07-02 Signetics Corporation Signal translator with supply voltage compensation particularly for use as interface between current tree logic and transistor-transistor logic
US4501976A (en) * 1982-09-07 1985-02-26 Signetics Corporation Transistor-transistor logic circuit with hysteresis
US4745308A (en) * 1983-02-18 1988-05-17 Motorola, Inc. Non-inverting three state TTL logic with improved switching from a high impedance state to an active high state
JPS60141011A (ja) * 1983-12-28 1985-07-26 Nec Corp コレクタ飽和抑制回路
US4644186A (en) * 1984-08-20 1987-02-17 National Semiconductor Corporation Fast switching circuit for lateral PNP transistors
JPS62109427A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp 半導体集積回路装置
US4839538A (en) * 1986-12-16 1989-06-13 Texas Instruments Incorporated Impact bipolar integrated circuit designed to eliminate output glitches caused by negative chip ground spikes
US4825108A (en) * 1987-06-15 1989-04-25 North American Philips Corporation, Signetics Division Voltage translator with restricted output voltage swing
JPS6430624A (en) * 1987-07-24 1989-02-01 Daiken Trade & Industry Dehumidifying device
US4855622A (en) * 1987-12-18 1989-08-08 North American Philips Corporation, Signetics Division TTL compatible switching circuit having controlled ramp output
US4988899A (en) * 1989-05-15 1991-01-29 National Semiconductor Corporation TTL gate current source controlled overdrive and clamp circuit
US4988898A (en) * 1989-05-15 1991-01-29 National Semiconductor Corporation High speed ECL/CML to TTL translator circuit

Also Published As

Publication number Publication date
US5034632A (en) 1991-07-23
JPH04233325A (ja) 1992-08-21
EP0462451A1 (en) 1991-12-27

Similar Documents

Publication Publication Date Title
KR920001848A (ko) 고속 ttl 버퍼회로를 구비하는 라인 구동기
EP0435390A2 (en) Half-bridge driver which is insensitive to common mode currents
KR930009245A (ko) 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기
KR900019365A (ko) 고속 ecl/cml-ttl 트랜슬레이터 회로
KR920008498A (ko) 전력 mosfet용 쌍방향 전류 감지 회로
KR910013731A (ko) Ttl 게이트 전류원 제어형과 구동 및 클램프회로와 함께 사용하는 고속 ecl/cml-ttl트랜슬레이터 회로
KR920001846A (ko) 출력 풀다운 트랜지스터용 ttl 3상태 회로
US5012128A (en) High speed push-pull driver having current mirror pull-down
KR950010006A (ko) 내잡음 코드 설정회로
KR900004111A (ko) 논리 레벨 변환용 버퍼회로
JPS61169020A (ja) Ｔｔｌ型ゲート用可変スピードアツプ回路
US3710041A (en) Element with turn-on delay and a fast recovery for a high speed integrated circuit
US4801824A (en) Integrable buffer circuit for voltage level conversion having clamping means
US3248572A (en) Voltage threshold detector
KR910005576A (ko) 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로
US3215858A (en) High speed transistor switching circuit
CA1179021A (en) Electromagnetic cooking device with switching transistor
KR900012436A (ko) 논리 회로
US3934157A (en) TTL circuit
US3979611A (en) Transistor switching circuit
KR900004107A (ko) 가속 스위칭 입력회로
KR920003640A (ko) 저잡음 cmos 드라이버
KR100452176B1 (ko) 전류원-숏회로
NL8302779A (nl) Uitgangsbufferschakeling met drie toestanden.
JPS6129205B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid