CN113472339A - 一种在连续辐射照射下具有稳定性能的晶体管逻辑电路 - Google Patents

一种在连续辐射照射下具有稳定性能的晶体管逻辑电路 Download PDF

Info

Publication number
CN113472339A
CN113472339A CN202110768785.7A CN202110768785A CN113472339A CN 113472339 A CN113472339 A CN 113472339A CN 202110768785 A CN202110768785 A CN 202110768785A CN 113472339 A CN113472339 A CN 113472339A
Authority
CN
China
Prior art keywords
transistor
emitter
resistor
additional
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110768785.7A
Other languages
English (en)
Inventor
黄宏嘉
林和
牛崇实
洪学天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Original Assignee
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongda Xinyuan Shenzhen Semiconductor Co ltd filed Critical Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority to CN202110768785.7A priority Critical patent/CN113472339A/zh
Publication of CN113472339A publication Critical patent/CN113472339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/0033Radiation hardening
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明公开了一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,包括:输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组;附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组;附加二极管元件组包括多个附加二极管元件,用于控制输出端的逻辑电平值,并在连续辐射照射下保持响应速度;一种在连续辐射照射下具有稳定性能的晶体管元件逻辑运算方法,该新型电路的低电平输出电压具有足够低的值,使增益与开关速度能保持稳定。

Description

一种在连续辐射照射下具有稳定性能的晶体管逻辑电路
技术领域
本发明涉及半导体领域,更具体地说,本发明涉及一种在连续辐射照射下具有稳定性能的晶体管逻辑电路。
背景技术
日益广泛的航空航天及空间技术与高能物理的研究都需要可以在连续辐射条件下能稳定工作的半导体器件与电路,而目前可抗辐射的高质量高可靠半导体器件还很少,而且所采用的器件设计、工艺设计等方法,都存在过程复杂、价格高等缺点;与本发明最接近的方案是通过电路设计来获得在连续辐射条件下能稳定工作的半导体器件与电路,但已知电路设计与元器件的特性对可吸收晶体管增益的变化和吸收晶体管基本电路中电阻计算值的偏差很敏感,使得半导体电路与其建构的系统无法在连续辐射条件下能稳定工作;现有技术的主要缺点如下:器件设计:电路复杂,对可吸收晶体管增益的变化和吸收晶体管基本电路中电阻计算值的偏差很敏感,使得半导体电路与其建构的系统无法在连续辐射条件下稳定工作;工艺设计:增加工艺步骤与改变工艺流程无法获得满意的结果,而且价格高;因此,有必要提出一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,以至少部分地解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为至少部分地解决上述问题,本发明提供了一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,包括:
输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组;
输入端多发射极晶体管分别连接输入总线、相位分离晶体管、附加二极管元件组以及电阻器组;输出负载晶体管分别连接可吸收晶体管、相位分离晶体管、射极跟随器、公共总线以及输出端;
附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组;附加二极管元件组包括多个附加二极管元件,用于控制输出端的逻辑电平值,并在连续辐射照射下保持响应速度。
优选的,所述附加二极管元件组包括:
第一附加二极管和第二附加二极管;第一附加二极管,包括:第一附加晶体管、第一附加晶体管连接电路;第二附加二极管,包括:第二附加晶体管、第二附加晶体管连接电路;
第一附加晶体管连接电路将第一附加晶体管的基极和集电极相连接,作为第一附加二极管的第一等效阳极;将第一附加晶体管的发射极作为第一附加二极管的第一等效阴极,在第一附加晶体管的发射极结上实现二极管元件等效;
第一等效阳极分别连接输入多发射极晶体管的集电极和相位分离晶体管的基极,第一等效阴极连接可吸收晶体管的基极;
第二附加晶体管连接电路将第二附加晶体管的基极和集电极相连接,作为第二附加二极管的第二等效阳极;将第二附加晶体管的发射极作为第二附加二极管的第二等效阴极,在第二附加晶体管的发射极结上实现二极管元件等效;
第二等效阳极分别连接输入多发射极晶体管的基极和电阻器组,第二等效阴极分别连接可吸收晶体管的集电极、射极跟随器的基极和电阻器组。
优选的,所述附加二极管元件组还包括:
相位分离晶体管的附加发射极等效第一附加二极管和输入端多发射极晶体管的附加发射极等效第二附加二极管;等效第一附加二极管通过相位分离晶体管的附加发射极连接到可吸收晶体管的基极;等效第二附加二极管通过输入端多发射极晶体管的附加发射极分别连接相位分离晶体管的集电极、射极跟随器的基极和电阻器组;
第一附加二极管的N型区域连接吸收晶体管的基极,第一附加二极管的P型区域连接到相位分离晶体管的基极;
第二附加二极管的N型区域连接到相位分离晶体管的集电极,第二附加二极管的P型区连接到输入多发射极晶体管的基极。
优选的,所述电阻器组包括:第一电阻器、第二电阻器、第三电阻器、第四电阻器、第五电阻器和第六电阻器;
第一电阻器的一端连接输入多发射极晶体管的基极,第一电阻器的另一端连接电源总线;
第二电阻器的一端分别连接附加二极管元件组、相位分离晶体管、射极跟随器,第二电阻器的另一端连接电源总线;
第三电阻器的一端连接射极跟随器,第三电阻器的另一端连接电源总线;
第四电阻器的一端连接射极跟随器,第四电阻器的另一端连接电源总线;
第五电阻器的一端连接射极跟随器,第五电阻器的另一端接地;
第六电阻器的一端分别连接相位分离晶体管、可吸收晶体管和输出负载晶体管,第六电阻器的另一端连接公共总线。
优选的,所述射极跟随器包括:
射极跟随器第一晶体管和射极跟随器第二晶体管;射极跟随器第一晶体管的基极分别连接附加二极管元件组、相位分离晶体管的集电极,射极跟随器第一晶体管的发射极连接射极跟随器第二晶体管的基极和第五电阻器的一端,第五电阻器的另一端接地;射极跟随器第一晶体管集电极连接第三电阻器的一端,第三电阻器的另一端连接电源总线;
射极跟随器第二晶体管集电极连接第四电阻器的一端,第四电阻器的另一端连接电源总线;射极跟随器第二晶体管的发射极分别连接可吸收晶体管的发射极、输出负载晶体管的集电极和输出端。
优选的,所述输出负载晶体管包括:
所述输出负载晶体管的基极连接到相位分离晶体管的发射极和可吸收晶体管的集电极,可吸收晶体管的发射极连接到输出负载晶体管的集电极,可吸收晶体管的基极连接到第一附加晶体管结构发射极上的第一附加二极管元件的发射极等效二极管阴极,第一附加二极管元件的基极和集电极连接在一起并且P区连接到相位分离晶体管的基极上,其中第一附加二极管元件的上端是相位分离晶体管的集电极;
通过将附加晶体管的集电极连接到基极,在所述电路中的所述开口中形成互连结构;以及在形成所述互连结构之后经由所述第二电阻器连接到电源总线,所述相位分离晶体管处于该互联结构之间。
优选的,所述相位分离晶体管包括:
相位分离晶体管的集电极通过第二电阻器连接到电源总线,发射极通过第六电阻器连接到公共总线;所述相位分离晶体管的集电极连接在第二附加晶体管结构的发射极上的第二附加二极管元件的N区上,其第二附加二极管元件的基极和集电极连接在一起并连接到输入多发射极晶体管的基极。
优选的,所述附加二极管元件组还包括:
所述附加二极管元件组可选用两个电阻和一个晶体管组成的电路代替电阻6用于改善传输特性;该晶体管的发射极连接到公共总线,而基极和集电极通过电阻连接到相位分离晶体管的发射极。
优选的,所述公共总线包括:公共高频传输线、高频传输线连接点;
公共高频传输线:具有设定的长度,所述长度从输入端延伸到接公共总线各接点,用于在所述电路中,吸收所述残余射频调制信号;其中,所述输入端被连接到所述输入端口,所述公共总线被连接到所述公共总线、相位分离晶体管以及可吸收晶体管;
所述输出端口连接到输出负载晶体管的集电极,以按残余射频调制信号的分束率耦合输出射频监测信号;所述公共高频传输线包括共面波导或微带线;
所述公共高频传输线材料包括:阻抗材料;所述阻抗材料选自薄膜和厚膜中的一个;所述阻抗材料包括:炭填充聚合物;高频传输线连接点,用于在所述在连续辐射照射下具有稳定性能的晶体管中提供直流电和射频回路。
一种在连续辐射照射下具有稳定性能的晶体管元件逻辑运算方法,其特征在于,包括:
元件逻辑运算步骤1,逻辑电路低电平输出;低电平输出的电压值可由以下公式来表述:
Vout={Vebt(XW)+Veb(SC)}-{Vebt(KXS)+Vebd(EJ-1)} 公式(1)
其中:Vebt(XW)、Veb(SC)和Vebt(KXS)分别为在位相分离晶体管、输出负载晶体管、以及可吸收晶体管的发射极-基极的开路结处的电压降,Vebd(EJ-1)是可吸收晶体管的电路中的正向偏置第一附加二极管元件两端的电压降;
元件逻辑运算步骤2,结对处的压降低电平输出;低电平输出电压的值Vout由发射极-基极结的两对并联连接的电路之间的压降之差确定,并且根据以下公式(2)可确定不同电流I1和I2通过的p-n结处的压降ΔV:
Figure BDA0003152925500000041
其中:
Figure BDA0003152925500000042
是温度电势(在Т≈300K时,
Figure BDA0003152925500000043
m为I–V特性的缺陷系数,其取值范围为1到2;I1和I2分别表示通过的p-n结处的第一电流和第二电流;低电平输出电压的值由发射极-基极p-n结的两对并联连接的电路之间的压降之差确定;流过结对之间的电流差异引起的结对之间的压降差;根据温度电势、特性的缺陷系数得到不同电流通过结对处的压降。
相比现有技术,本发明至少包括以下有益效果:
可以提高连续辐射照射下晶体管-晶体管逻辑元件的参数稳定性;一种在连续辐射照射下具有稳定性能的晶体管逻辑电路通过输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组,可以控制输出端的逻辑电平值;输入端多发射极晶体管分别连接输入总线、相位分离晶体管、附加二极管元件组以及电阻器组;输出负载晶体管分别连接可吸收晶体管、相位分离晶体管、射极跟随器、公共总线以及输出端;附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组;附加二极管元件组包括多个附加二极管元件,控制输出端的逻辑电平值可以在连续辐射照射下保持响应速度。
本发明所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,本发明的其它优点、目标和特征将部分通过下面的说明体现,部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为本发明所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路实施例一电路图。
图2为本发明所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路实施例二电路图。
具体实施方式
下面结合附图以及实施例对本发明做进一步的详细说明,以令本领域技术人员参照说明书文字能够据以实施。
如图1-2所示,本发明提供了一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,包括:
输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组;
输入端多发射极晶体管分别连接输入总线、相位分离晶体管、附加二极管元件组以及电阻器组;
输出负载晶体管分别连接可吸收晶体管、相位分离晶体管、射极跟随器、公共总线以及输出端;
附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组;附加二极管元件组包括多个附加二极管元件,用于控制输出端的逻辑电平值,并在连续辐射照射下保持响应速度。
上述技术方案的工作原理:一种在连续辐射照射下具有稳定性能的晶体管逻辑电路通过输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组,控制输出端的逻辑电平值;输入端多发射极晶体管分别连接输入总线、相位分离晶体管、附加二极管元件组以及电阻器组;输出负载晶体管分别连接可吸收晶体管、相位分离晶体管、射极跟随器、公共总线以及输出端;附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组;附加二极管元件组包括多个附加二极管元件,用于控制输出端的逻辑电平值在连续辐射照射下保持响应速度。
上述技术方案的有益效果:可以提高连续辐射照射下晶体管-晶体管逻辑元件的参数稳定性;一种在连续辐射照射下具有稳定性能的晶体管逻辑电路通过输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组,可以控制输出端的逻辑电平值;输入端多发射极晶体管分别连接输入总线、相位分离晶体管、附加二极管元件组以及电阻器组;输出负载晶体管分别连接可吸收晶体管、相位分离晶体管、射极跟随器、公共总线以及输出端;附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组;附加二极管元件组包括多个附加二极管元件,控制输出端的逻辑电平值可以在连续辐射照射下保持响应速度。
在一个实施例中,所述附加二极管元件组包括:
第一附加二极管和第二附加二极管;第一附加二极管,包括:第一附加晶体管、第一附加晶体管连接电路;第二附加二极管,包括:第二附加晶体管、第二附加晶体管连接电路;
第一附加晶体管连接电路将第一附加晶体管的基极和集电极相连接,作为第一附加二极管的第一等效阳极;将第一附加晶体管的发射极作为第一附加二极管的第一等效阴极,在第一附加晶体管的发射极结上实现二极管元件等效;
第一等效阳极分别连接输入多发射极晶体管的集电极和相位分离晶体管的基极,第一等效阴极连接可吸收晶体管的基极;
第二附加晶体管连接电路将第二附加晶体管的基极和集电极相连接,作为第二附加二极管的第二等效阳极;将第二附加晶体管的发射极作为第二附加二极管的第二等效阴极,在第二附加晶体管的发射极结上实现二极管元件等效;
第二等效阳极分别连接输入多发射极晶体管的基极和电阻器组,第二等效阴极分别连接可吸收晶体管的集电极、射极跟随器的基极和电阻器组。
上述技术方案的工作原理:第一附加二极管和第二附加二极管;第一附加二极管,包括:第一附加晶体管、第一附加晶体管连接电路;第二附加二极管,包括:第二附加晶体管、第二附加晶体管连接电路;第一附加晶体管连接电路将第一附加晶体管的基极和集电极相连接,作为第一附加二极管的第一等效阳极;将第一附加晶体管的发射极作为第一附加二极管的第一等效阴极,在第一附加晶体管的发射极结上实现二极管元件等效;第一等效阳极分别连接输入多发射极晶体管的集电极和相位分离晶体管的基极,第一等效阴极连接可吸收晶体管的基极;第二附加晶体管连接电路将第二附加晶体管的基极和集电极相连接,作为第二附加二极管的第二等效阳极;将第二附加晶体管的发射极作为第二附加二极管的第二等效阴极,在第二附加晶体管的发射极结上实现二极管元件等效;第二等效阳极分别连接输入多发射极晶体管的基极和电阻器组,第二等效阴极分别连接可吸收晶体管的集电极、射极跟随器的基极和电阻器组;
如果元件的一个或多个输入接收到一个低电压电平Vinput≈0.2V,则在多发射极晶体管的基础上,将电压设定为≈0.9V。相位分离晶体管与输出负载晶体管闭合,因此,在相位分离晶体管的集电极上被设置为接近电源电压的电压值。输出射极跟随器的第一与第二晶体管断开,输出负载晶体管闭合。当在电路的输入端设置高电平,输出射极跟随器的晶体管开启,连接在相位分离晶体管的集电极与输入多发射极的晶体管的基极之间的附加二极管元件处于反向偏置,吸收晶体管闭合,其发射极-基极结和二极管元件被反向偏置。因此,在输出端处于高电平模式的第一与第二附加二极管元件和可吸收晶体管不影响该元件的静态特性;
当在元件的所有输入端施加高电压电平Vinput=2.4V时,将在输入多发射极晶体管的基极上设置大约2.1V的电压,晶体管处于反向激活模式,并且通道打开,在相位分离晶体管的集电极上设置≈1.4V的电压,使输出射极跟随器的第一与第二晶体管闭合,输出负载晶体管断开,并提供给输出端连接元件的电流。这将在电路的输出端设置一个低电平电压。可吸收晶体管的发射极连接到低电位的点,并且基极通过附加二极管元件连接到电位≈1.4V的点。因此,吸收晶体管导通并绕过输出负载晶体管的集电极结,从而限制了从低电位到高电位时元件的高速运行;
在输入多发射极晶体管的基极和相位分离晶体管的集电极之间的第二附加二极管元件是开路的,使集电极电压稳定在≈+1.4v的水平,并限制相位分离晶体管的饱和度,结果在开关过程中提供了有效的高速开关电路。
上述技术方案的有益效果:增加在连续辐射照射下晶体管-晶体管逻辑元件的参数的稳定性;第一附加二极管和第二附加二极管;第一附加二极管,包括:第一附加晶体管、第一附加晶体管连接电路;第二附加二极管,包括:第二附加晶体管、第二附加晶体管连接电路;第一附加晶体管连接电路将第一附加晶体管的基极和集电极相连接,作为第一附加二极管的第一等效阳极;将第一附加晶体管的发射极作为第一附加二极管的第一等效阴极,在第一附加晶体管的发射极结上实现二极管元件等效;第一等效阳极分别连接输入多发射极晶体管的集电极和相位分离晶体管的基极,第一等效阴极连接可吸收晶体管的基极;第二附加晶体管连接电路将第二附加晶体管的基极和集电极相连接,作为第二附加二极管的第二等效阳极;将第二附加晶体管的发射极作为第二附加二极管的第二等效阴极,在第二附加晶体管的发射极结上实现二极管元件等效;第二等效阳极分别连接输入多发射极晶体管的基极和电阻器组,第二等效阴极分别连接可吸收晶体管的集电极、射极跟随器的基极和电阻器组;
如果元件的一个或多个输入接收到一个低电压电平Vinput≈0.2V,则在多发射极晶体管的基础上,将电压设定为≈0.9V。相位分离晶体管与输出负载晶体管闭合,因此,在相位分离晶体管的集电极上被设置为接近电源电压的电压值。输出射极跟随器的第一与第二晶体管断开,输出负载晶体管闭合。当在电路的输入端设置高电平,输出射极跟随器的晶体管开启,连接在相位分离晶体管的集电极与输入多发射极的晶体管的基极之间的附加二极管元件处于反向偏置,吸收晶体管闭合,其发射极-基极结和二极管元件被反向偏置。因此,在输出端处于高电平模式的第一与第二附加二极管元件和可吸收晶体管不影响该元件的静态特性;
当在元件的所有输入端施加高电压电平Vinput=2.4V时,将在输入多发射极晶体管的基极上设置大约2.1V的电压,晶体管处于反向激活模式,并且通道打开,在相位分离晶体管的集电极上设置≈1.4V的电压,使输出射极跟随器的第一与第二晶体管闭合,输出负载晶体管断开,并提供给输出端连接元件的电流。这将在电路的输出端设置一个低电平电压。可吸收晶体管的发射极连接到低电位的点,并且基极通过附加二极管元件连接到电位≈1.4V的点。因此,吸收晶体管导通并绕过输出负载晶体管的集电极结,从而限制了从低电位到高电位时元件的高速运行;
在输入多发射极晶体管的基极和相位分离晶体管的集电极之间的第二附加二极管元件是开路的,使集电极电压稳定在≈+1.4v的水平,并限制相位分离晶体管的饱和度,在开关过程中提供了有效的高速开关电路。
在一个实施例中,所述附加二极管元件组还包括:
相位分离晶体管的附加发射极等效第一附加二极管和输入端多发射极晶体管的附加发射极等效第二附加二极管;等效第一附加二极管通过相位分离晶体管的附加发射极连接到可吸收晶体管的基极;等效第二附加二极管通过输入端多发射极晶体管的附加发射极分别连接相位分离晶体管的集电极、射极跟随器的基极和电阻器组;
第一附加二极管的N型区域连接吸收晶体管的基极,第一附加二极管的P型区域连接到相位分离晶体管的基极;
第二附加二极管的N型区域连接到相位分离晶体管的集电极,第二附加二极管的P型区连接到输入多发射极晶体管的基极。
上述技术方案的工作原理:相位分离晶体管的附加发射极等效第一附加二极管和输入端多发射极晶体管的附加发射极等效第二附加二极管;等效第一附加二极管通过相位分离晶体管的附加发射极连接到可吸收晶体管的基极;等效第二附加二极管通过输入端多发射极晶体管的附加发射极分别连接相位分离晶体管的集电极、射极跟随器的基极和电阻器组;在该元件所有晶体管的放大系数在允许范围内同时变化时,压降之差ΔV保持恒定,这样可以确保在外部影响下输出电压和速度的稳定性;例如,由于温度波动或暴露在穿透辐射下,构成该元件的晶体管的放大倍数可能发生变化;以上可以得出,所提出的元件的低电平输出电压具有足够低的值,从而提供了较大的抗噪音能力,并且使得晶体管电路在由于受外部影响时晶体管的增益能保持稳定;在提出的元件中,相位分离晶体管的集电极Vcrt处的电压小于输入多发射极晶体管的基极处的电压,该电压小于跨越二极管元件正向偏置的电压降量,且大约为1.4V;第一附加二极管的N型区域连接吸收晶体管的基极,第一附加二极管的P型区域连接到相位分离晶体管的基极;第二附加二极管的N型区域连接到相位分离晶体管的集电极,第二附加二极管的P型区连接到输入多发射极晶体管的基极。
上述技术方案的有益效果:对已知与本发明所提出元件大多数特征点的电压值进行比较表明,已知元件的特性对可吸收晶体管增益的变化和吸收晶体管基本电路中电阻计算值的偏差敏感,因为在同一工艺周期内发射极结两端的电压降的幅度实际上没有扩展,并且随电流的变化很小,这是由于在各种外部影响下晶体管增益的变化引起的;相位分离晶体管的附加发射极等效第一附加二极管和输入端多发射极晶体管的附加发射极等效第二附加二极管;等效第一附加二极管通过相位分离晶体管的附加发射极连接到可吸收晶体管的基极;等效第二附加二极管通过输入端多发射极晶体管的附加发射极分别连接相位分离晶体管的集电极、射极跟随器的基极和电阻器组;在该元件所有晶体管的放大系数在允许范围内同时变化时,压降之差ΔV保持恒定,这样可以确保在外部影响下输出电压和速度的稳定性;例如,由于温度波动或暴露在穿透辐射下,构成该元件的晶体管的放大倍数可能发生变化;以上可以得出,所提出的元件的低电平输出电压具有足够低的值,从而提供了较大的抗噪音能力,并且使得晶体管电路在由于受外部影响时晶体管的增益能保持稳定;在提出的元件中,相位分离晶体管的集电极Vcrt处的电压小于输入多发射极晶体管的基极处的电压,该电压小于跨越二极管元件正向偏置的电压降量,且大约为1.4V;第一附加二极管的N型区域连接吸收晶体管的基极,第一附加二极管的P型区域连接到相位分离晶体管的基极;第二附加二极管的N型区域连接到相位分离晶体管的集电极,第二附加二极管的P型区连接到输入多发射极晶体管的基极;本发明提出的元件改进了现有缺点,提高了电路元件性能。
在一个实施例中,所述电阻器组包括:第一电阻器、第二电阻器、第三电阻器、第四电阻器、第五电阻器和第六电阻器;
第一电阻器的一端连接输入多发射极晶体管的基极,第一电阻器的另一端连接电源总线;
第二电阻器的一端分别连接附加二极管元件组、相位分离晶体管、射极跟随器,第二电阻器的另一端连接电源总线;
第三电阻器的一端连接射极跟随器,第三电阻器的另一端连接电源总线;
第四电阻器的一端连接射极跟随器,第四电阻器的另一端连接电源总线;
第五电阻器的一端连接射极跟随器,第五电阻器的另一端接地;
第六电阻器的一端分别连接相位分离晶体管、可吸收晶体管和输出负载晶体管,第六电阻器的另一端连接公共总线。
上述技术方案的工作原理:通过多个电阻器,包括:第一电阻器、第二电阻器、第三电阻器、第四电阻器、第五电阻器和第六电阻器;第一电阻器的一端连接输入多发射极晶体管的基极,第一电阻器的另一端连接电源总线;第二电阻器的一端分别连接附加二极管元件组、相位分离晶体管、射极跟随器,第二电阻器的另一端连接电源总线;第三电阻器的一端连接射极跟随器,第三电阻器的另一端连接电源总线;第四电阻器的一端连接射极跟随器,第四电阻器的另一端连接电源总线;第五电阻器的一端连接射极跟随器,第五电阻器的另一端接地;第六电阻器的一端分别连接相位分离晶体管、可吸收晶体管和输出负载晶体管,第六电阻器的另一端连接公共总线。
上述技术方案的有益效果:通过多个电阻器,可以实现电路的电压平衡;包括:第一电阻器、第二电阻器、第三电阻器、第四电阻器、第五电阻器和第六电阻器;第一电阻器的一端连接输入多发射极晶体管的基极,第一电阻器的另一端连接电源总线;第二电阻器的一端分别连接附加二极管元件组、相位分离晶体管、射极跟随器,第二电阻器的另一端连接电源总线;第三电阻器的一端连接射极跟随器,第三电阻器的另一端连接电源总线;第四电阻器的一端连接射极跟随器,第四电阻器的另一端连接电源总线;第五电阻器的一端连接射极跟随器,第五电阻器的另一端接地;第六电阻器的一端分别连接相位分离晶体管、可吸收晶体管和输出负载晶体管,第六电阻器的另一端连接公共总线;使电路的电压更平衡、电流更稳定。
在一个实施例中,所述射极跟随器包括:
射极跟随器第一晶体管和射极跟随器第二晶体管;射极跟随器第一晶体管的基极分别连接附加二极管元件组、相位分离晶体管的集电极,射极跟随器第一晶体管的发射极连接射极跟随器第二晶体管的基极和第五电阻器的一端,第五电阻器的另一端接地;射极跟随器第一晶体管集电极连接第三电阻器的一端,第三电阻器的另一端连接电源总线;
射极跟随器第二晶体管集电极连接第四电阻器的一端,第四电阻器的另一端连接电源总线;射极跟随器第二晶体管的发射极分别连接可吸收晶体管的发射极、输出负载晶体管的集电极和输出端。
上述技术方案的工作原理:通过射极跟随器第一晶体管和射极跟随器第二晶体管;射极跟随器第一晶体管的基极分别连接附加二极管元件组、相位分离晶体管的集电极,射极跟随器第一晶体管的发射极连接射极跟随器第二晶体管的基极和第五电阻器的一端,第五电阻器的另一端接地;射极跟随器第一晶体管集电极连接第三电阻器的一端,第三电阻器的另一端连接电源总线;射极跟随器第二晶体管集电极连接第四电阻器的一端,第四电阻器的另一端连接电源总线;射极跟随器第二晶体管的发射极分别连接可吸收晶体管的发射极、输出负载晶体管的集电极和输出端;输入阻抗高、输出阻抗低、从信号源索取的电流小而且带负载能力强。
上述技术方案的有益效果:射极跟随器第一晶体管的基极分别连接附加二极管元件组、相位分离晶体管的集电极,射极跟随器第一晶体管的发射极连接射极跟随器第二晶体管的基极和第五电阻器的一端,第五电阻器的另一端接地;射极跟随器第一晶体管集电极连接第三电阻器的一端,第三电阻器的另一端连接电源总线;射极跟随器第二晶体管集电极连接第四电阻器的一端,第四电阻器的另一端连接电源总线;射极跟随器第二晶体管的发射极分别连接可吸收晶体管的发射极、输出负载晶体管的集电极和输出端;输入阻抗高、输出阻抗低、从信号源索取的电流小而且带负载能力强,可减少电路间直接相连所带来的影响并进行缓冲。
在一个实施例中,所述输出负载晶体管包括:
所述输出负载晶体管的基极连接到相位分离晶体管的发射极和可吸收晶体管的集电极,可吸收晶体管的发射极连接到输出负载晶体管的集电极,可吸收晶体管的基极连接到第一附加晶体管结构发射极上的第一附加二极管元件的发射极等效二极管阴极,第一附加二极管元件的基极和集电极连接在一起并且P区连接到相位分离晶体管的基极上,其中第一附加二极管元件的上端是相位分离晶体管的集电极;
通过将附加晶体管的集电极连接到基极,在所述电路中的所述开口中形成互连结构;以及在形成所述互连结构之后经由所述第二电阻器连接到电源总线,所述相位分离晶体管处于该互联结构之间。
上述技术方案的工作原理:通过所述输出负载晶体管的基极连接到相位分离晶体管的发射极和可吸收晶体管的集电极,可吸收晶体管的发射极连接到输出负载晶体管的集电极,可吸收晶体管的基极连接到第一附加晶体管结构发射极上的第一附加二极管元件的发射极等效二极管阴极,第一附加二极管元件的基极和集电极连接在一起并且P区连接到相位分离晶体管的基极上,其中第一附加二极管元件的上端是相位分离晶体管的集电极;通过将附加晶体管的集电极连接到基极,在所述电路中的所述开口中形成互连结构;以及在形成所述互连结构之后经由所述第二电阻器连接到电源总线,所述相位分离晶体管处于该互联结构之间,获得该晶体管对输入信号进行处理的结果。
上述技术方案的有益效果:通过所述输出负载晶体管的基极连接到相位分离晶体管的发射极和可吸收晶体管的集电极,可吸收晶体管的发射极连接到输出负载晶体管的集电极,可吸收晶体管的基极连接到第一附加晶体管结构发射极上的第一附加二极管元件的发射极等效二极管阴极,第一附加二极管元件的基极和集电极连接在一起并且P区连接到相位分离晶体管的基极上,其中第一附加二极管元件的上端是相位分离晶体管的集电极;通过将附加晶体管的集电极连接到基极,在所述电路中的所述开口中形成互连结构;以及在形成所述互连结构之后经由所述第二电阻器连接到电源总线,所述相位分离晶体管处于该互联结构之间,可以获得该晶体管对输入信号进行处理的结果。
在一个实施例中,所述相位分离晶体管包括:
相位分离晶体管的集电极通过第二电阻器连接到电源总线,发射极通过第六电阻器连接到公共总线;所述相位分离晶体管的集电极连接在第二附加晶体管结构的发射极上的第二附加二极管元件的N区上,其第二附加二极管元件的基极和集电极连接在一起并连接到输入多发射极晶体管的基极。
上述技术方案的工作原理:通过相位分离晶体管的集电极通过第二电阻器连接到电源总线,发射极通过第六电阻器连接到公共总线;所述相位分离晶体管的集电极连接在第二附加晶体管结构的发射极上的第二附加二极管元件的N区上,其第二附加二极管元件的基极和集电极连接在一起并连接到输入多发射极晶体管的基极。
上述技术方案的有益效果:根据相位分离晶体管的集电极通过第二电阻器连接到电源总线,发射极通过第六电阻器连接到公共总线;所述相位分离晶体管的集电极连接在第二附加晶体管结构的发射极上的第二附加二极管元件的N区上,其第二附加二极管元件的基极和集电极连接在一起并连接到输入多发射极晶体管的基极。
在一个实施例中,所述附加二极管元件组还包括:
所述附加二极管元件组可选用两个电阻和一个晶体管组成的电路代替电阻6用于改善传输特性;该晶体管的发射极连接到公共总线,而基极和集电极通过电阻连接到相位分离晶体管的发射极。
上述技术方案的工作原理:附加二极管元件组可选用两个电阻和一个晶体管组成的电路代替电阻6用于改善传输特性;该晶体管的发射极连接到公共总线,而基极和集电极通过电阻连接到相位分离晶体管的发射极。
上述技术方案的有益效果:可以改善传输特性,附加二极管元件组可选用两个电阻和一个晶体管组成的电路代替电阻6用于改善传输特性;该晶体管的发射极连接到公共总线,而基极和集电极通过电阻连接到相位分离晶体管的发射极,以使传输特性得到进一步提高。
在一个实施例中,公共总线包括:公共高频传输线、高频传输线连接点;
公共高频传输线:具有设定的长度,所述长度从输入端延伸到接公共总线各接点,用于在所述电路中,吸收所述残余射频调制信号;其中,所述输入端被连接到所述输入端口,所述公共总线被连接到所述公共总线、相位分离晶体管以及可吸收晶体管;
所述输出端口连接到输出负载晶体管的集电极,以按残余射频调制信号的分束率耦合输出射频监测信号;所述公共高频传输线包括共面波导或微带线;
所述公共高频传输线材料包括:阻抗材料;所述阻抗材料选自薄膜和厚膜中的一个;所述阻抗材料包括:炭填充聚合物;高频传输线连接点,用于在所述在连续辐射照射下具有稳定性能的晶体管中提供直流电和射频回路。
上述技术方案的工作原理:公共高频传输线具有设定的长度,所述长度从输入端延伸到接公共总线各接点,用于在所述电路中,吸收所述残余射频调制信号;其中,所述输入端被连接到所述输入端口,所述公共总线被连接到所述公共总线、相位分离晶体管以及可吸收晶体管;所述输出端口连接到输出负载晶体管的集电极,以按残余射频调制信号的分束率耦合输出射频监测信号;所述公共高频传输线包括共面波导或微带线;所述公共高频传输线材料包括:阻抗材料;所述阻抗材料选自薄膜和厚膜中的一个;所述阻抗材料包括:炭填充聚合物;高频传输线连接点,用于在所述在连续辐射照射下具有稳定性能的晶体管中提供直流电和射频回路。
上述技术方案的有益效果:按照公共高频传输线具有设定的长度,所述长度从输入端延伸到接公共总线各接点,用于在所述电路中,吸收所述残余射频调制信号;其中,所述输入端被连接到所述输入端口,所述公共总线被连接到所述公共总线、相位分离晶体管以及可吸收晶体管;所述输出端口连接到输出负载晶体管的集电极,以按残余射频调制信号的分束率耦合输出射频监测信号;所述公共高频传输线包括共面波导或微带线;所述公共高频传输线材料包括:阻抗材料;所述阻抗材料选自薄膜和厚膜中的一个;所述阻抗材料包括:炭填充聚合物;高频传输线连接点,用于在所述晶体管中提供直流电和射频回路,在连续辐射照射下具有稳定性能。
一种在连续辐射照射下具有稳定性能的晶体管元件逻辑运算方法,包括:
元件逻辑运算步骤1,逻辑电路低电平输出;低电平输出的电压值可由以下公式来表述:
Vout={Vebt(XW)+Veb(SC)}-{Vebt(KXS)+Vebd(EJ-1)} 公式(1)
其中:Vebt(XW)、Veb(SC)和Vebt(KXS)分别为在位相分离晶体管、输出负载晶体管、以及可吸收晶体管的发射极-基极的开路结处的电压降,Vebd(EJ-1)是可吸收晶体管的电路中的正向偏置第一附加二极管元件两端的电压降;
元件逻辑运算步骤2,结对处的压降低电平输出;低电平输出电压的值Vout由发射极-基极结的两对并联连接的电路之间的压降之差确定,并且根据以下公式(2)可确定不同电流I1和I2通过的p-n结处的压降ΔV:
Figure BDA0003152925500000141
其中:
Figure BDA0003152925500000142
是温度电势(在Т≈300K时,
Figure BDA0003152925500000143
m为I–V特性的缺陷系数,其取值范围为1到2;I1和I2分别表示通过的p-n结处的第一电流和第二电流;低电平输出电压的值由发射极-基极p-n结的两对并联连接的电路之间的压降之差确定;流过结对之间的电流差异引起的结对之间的压降差;根据温度电势、特性的缺陷系数得到不同电流通过结对处的压降。
上述技术方案的工作原理:元件逻辑运算步骤1,逻辑电路低电平输出;低电平输出的电压值可由以下公式来表述:
Vout={Vebt(XW)+Veb(SC)}-{Vebt(KXS)+Vebd(EJ-1)} 公式(1)
其中:Vebt(XW)、Veb(SC)和Vebt(KXS)分别为在位相分离晶体管、输出负载晶体管、以及可吸收晶体管的发射极-基极的开路结处的电压降,Vebd(EJ-1)是可吸收晶体管的电路中的正向偏置第一附加二极管元件两端的电压降;
元件逻辑运算步骤2,结对处的压降低电平输出;低电平输出电压的值Vout由发射极-基极结的两对并联连接的电路之间的压降之差确定,并且根据以下公式(2)可确定不同电流I1和I2通过的p-n结处的压降ΔV:
Figure BDA0003152925500000144
其中:
Figure BDA0003152925500000145
是温度电势(在Т≈300K时,
Figure BDA0003152925500000146
m为I–V特性的缺陷系数,其取值范围为1到2;I1和I2分别表示通过的p-n结处的第一电流和第二电流;低电平输出电压的值由发射极-基极p-n结的两对并联连接的电路之间的压降之差确定;流过结对之间的电流差异引起的结对之间的压降差;根据温度电势、特性的缺陷系数得到不同电流通过结对处的压降;温度电势
Figure BDA0003152925500000147
可表示为kT/q,在Т≈300K时,根据k(k=1.38×10J/K)和q(q=1.6×10C)的数值可求得kT/q≈0.026V;温度电势通常具有正的温度系数,而晶体管的结电压具有负的温度系数,二者的平衡可以产生一个在某一温度下温度系数为零的基准电压;
在该元件所有晶体管的放大系数在允许范围内同时变化时,压降之差ΔV保持恒定,这样可以确保在外部影响下输出电压和速度的稳定性,例如,由于温度波动或暴露在穿透辐射下,构成该元件的晶体管的放大倍数可能发生变化;以上可以得出,所提出的元件的低电平输出电压具有足够低的值,从而提供了较大的抗噪音能力,并且使得晶体管电路在由于受外部影响时晶体管的增益能保持稳定;在提出的元件中,相位分离晶体管的集电极Vcrt处的电压小于输入多发射极晶体管的基极处的电压,该电压小于跨越二极管元件正向偏置的电压降量,且大约为1.4V;对已知与本发明所提出元件大多数特征点的电压值进行比较表明,已知元件的特性对可吸收晶体管增益的变化和吸收晶体管基本电路中电阻计算值的偏差敏感,因为在同一工艺周期内发射极结两端的电压降的幅度实际上没有扩展,并且随电流的变化很小,这是由于在各种外部影响下晶体管增益的变化引起的,而本发明提出的元件在同一工艺周期内发射极结两端的电压降的幅度实际没有扩展,并且随电流的变化很小,克服了这些缺点;该新型电路的低电平输出电压具有足够低的值,从而提供了较大的抗噪音能力,并且使得晶体管电路在由于受外部影响时晶体管的增益与开关速度能保持稳定。
上述技术方案的有益效果:当所有晶体管的放大系数在允许范围内同时变化时,可以使压降之差ΔV保持恒定,这样可以确保在外部影响下输出电压和速度的稳定性,例如,由于温度波动或暴露在穿透辐射下,构成该元件的晶体管的放大倍数可能发生变化;以上可以得出,所提出的元件的低电平输出电压具有足够低的值,从而提供了较大的抗噪音能力,并且使得晶体管电路在由于受外部影响时晶体管的增益能保持稳定;在提出的元件中,相位分离晶体管的集电极Vcrt处的电压小于输入多发射极晶体管的基极处的电压,该电压小于跨越二极管元件正向偏置的电压降量,且大约为1.4V;对已知与本发明所提出元件大多数特征点的电压值进行比较表明,已知元件的特性对可吸收晶体管增益的变化和吸收晶体管基本电路中电阻计算值的偏差敏感,因为在同一工艺周期内发射极结两端的电压降的幅度实际上没有扩展,并且随电流的变化很小,这是由于在各种外部影响下晶体管增益的变化引起的,而本发明提出的元件在同一工艺周期内发射极结两端的电压降的幅度实际没有扩展,并且随电流的变化很小,克服了这些缺点;该新型电路的低电平输出电压具有足够低的值,从而提供了较大的抗噪音能力,并且使得晶体管电路在由于受外部影响时晶体管的增益与开关速度能保持稳定。
尽管本发明的实施方案已公开如上,但其并不仅仅限于说明书和实施方其中所列运用,它完全可以被适用于各种适合本发明的领域,对于熟悉本领域的人员而言,可容易地实现另外的修改,因此在不背离权利要求及等同范围所限定的一般概念下,本发明并不限于特定的细节与这里示出与描述的图例。

Claims (10)

1.一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,包括:
输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组;
输入端多发射极晶体管分别连接输入总线、相位分离晶体管、附加二极管元件组以及电阻器组;输出负载晶体管分别连接可吸收晶体管、相位分离晶体管、射极跟随器、公共总线以及输出端;
附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组;附加二极管元件组包括多个附加二极管元件。
2.根据权利要求1所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,所述附加二极管元件组包括:
第一附加二极管和第二附加二极管;第一附加二极管,包括:第一附加晶体管、第一附加晶体管连接电路;第二附加二极管,包括:第二附加晶体管、第二附加晶体管连接电路;
第一附加晶体管连接电路将第一附加晶体管的基极和集电极相连接,作为第一附加二极管的第一等效阳极;将第一附加晶体管的发射极作为第一附加二极管的第一等效阴极,在第一附加晶体管的发射极结上实现二极管元件等效;
第一等效阳极分别连接输入多发射极晶体管的集电极和相位分离晶体管的基极,第一等效阴极连接可吸收晶体管的基极;
第二附加晶体管连接电路将第二附加晶体管的基极和集电极相连接,作为第二附加二极管的第二等效阳极;将第二附加晶体管的发射极作为第二附加二极管的第二等效阴极,在第二附加晶体管的发射极结上实现二极管元件等效;
第二等效阳极分别连接输入多发射极晶体管的基极和电阻器组,第二等效阴极分别连接可吸收晶体管的集电极、射极跟随器的基极和电阻器组。
3.根据权利要求1所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,所述附加二极管元件组还包括:
相位分离晶体管的附加发射极等效第一附加二极管,和输入端多发射极晶体管的附加发射极等效第二附加二极管;等效第一附加二极管通过相位分离晶体管的附加发射极连接到可吸收晶体管的基极;等效第二附加二极管通过输入端多发射极晶体管的附加发射极分别连接相位分离晶体管的集电极、射极跟随器的基极和电阻器组;
第一附加二极管的N型区域连接吸收晶体管的基极,第一附加二极管的P型区域连接到相位分离晶体管的基极;
第二附加二极管的N型区域连接到相位分离晶体管的集电极,第二附加二极管的P型区连接到输入多发射极晶体管的基极。
4.根据权利要求1所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,所述电阻器组包括:第一电阻器、第二电阻器、第三电阻器、第四电阻器、第五电阻器和第六电阻器;
第一电阻器的一端连接输入多发射极晶体管的基极,第一电阻器的另一端连接电源总线;
第二电阻器的一端分别连接附加二极管元件组、相位分离晶体管、射极跟随器,第二电阻器的另一端连接电源总线;
第三电阻器的一端连接射极跟随器,第三电阻器的另一端连接电源总线;
第四电阻器的一端连接射极跟随器,第四电阻器的另一端连接电源总线;
第五电阻器的一端连接射极跟随器,第五电阻器的另一端接地;
第六电阻器的一端分别连接相位分离晶体管、可吸收晶体管和输出负载晶体管,第六电阻器的另一端连接公共总线。
5.根据权利要求1所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,所述射极跟随器包括:
射极跟随器第一晶体管和射极跟随器第二晶体管;射极跟随器第一晶体管的基极分别连接附加二极管元件组、相位分离晶体管的集电极,射极跟随器第一晶体管的发射极连接射极跟随器第二晶体管的基极和第五电阻器的一端,第五电阻器的另一端接地;射极跟随器第一晶体管集电极连接第三电阻器的一端,第三电阻器的另一端连接电源总线;
射极跟随器第二晶体管集电极连接第四电阻器的一端,第四电阻器的另一端连接电源总线;射极跟随器第二晶体管的发射极分别连接可吸收晶体管的发射极、输出负载晶体管的集电极和输出端。
6.根据权利要求5所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,所述输出负载晶体管包括:
所述输出负载晶体管的基极连接到相位分离晶体管的发射极和可吸收晶体管的集电极,可吸收晶体管的发射极连接到输出负载晶体管的集电极,可吸收晶体管的基极连接到第一附加晶体管结构发射极上的第一附加二极管元件的发射极等效二极管阴极,第一附加二极管元件的基极和集电极连接在一起并且P区连接到相位分离晶体管的基极上,其中第一附加二极管元件的上端是相位分离晶体管的集电极;
通过将附加晶体管的集电极连接到基极,在所述电路中的所述开口中形成互连结构;以及在形成所述互连结构之后经由所述第二电阻器连接到电源总线,所述相位分离晶体管处于该互联结构之间。
7.根据权利要求6所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,所述相位分离晶体管包括:
相位分离晶体管的集电极通过第二电阻器连接到电源总线,发射极通过第六电阻器连接到公共总线;所述相位分离晶体管的集电极连接在第二附加晶体管结构的发射极上的第二附加二极管元件的N区上,其第二附加二极管元件的基极和集电极连接在一起并连接到输入多发射极晶体管的基极。
8.根据权利要求2所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,所述附加二极管元件组还包括:
所述附加二极管元件组可选用两个电阻和一个晶体管组成的电路代替电阻6用于改善传输特性;该晶体管的发射极连接到公共总线,而基极和集电极通过电阻连接到相位分离晶体管的发射极。
9.根据权利要求7所述的一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,其特征在于,公共总线包括:公共高频传输线和高频传输线连接点;
公共高频传输线:具有设定的长度,所述长度从输入端延伸到接公共总线各接点,用于在所述电路中,吸收所述残余射频调制信号;其中,所述输入端被连接到所述输入端口,所述公共总线被连接到所述公共总线、相位分离晶体管以及可吸收晶体管;
所述输出端口连接到输出负载晶体管的集电极,以按残余射频调制信号的分束率耦合输出射频监测信号;所述公共高频传输线包括共面波导或微带线;
所述公共高频传输线材料包括:阻抗材料;所述阻抗材料选自薄膜和厚膜中的一个;所述阻抗材料包括:炭填充聚合物;高频传输线连接点,用于在所述在连续辐射照射下具有稳定性能的晶体管中提供直流电和射频回路。
10.一种在连续辐射照射下具有稳定性能的晶体管元件逻辑运算方法,其特征在于,包括:
逻辑电路低电平输出;低电平输出的电压值可由以下公式来表述:
Vout={Vebt(XW)+Veb(SC)}-{Vebt(KXS)+Vebd(EJ-1)} 公式(1)
其中:Vebt(XW)、Veb(SC)和Vebt(KXS)分别为在位相分离晶体管、输出负载晶体管、以及可吸收晶体管的发射极-基极的开路结处的电压降,Vebd(EJ-1)是可吸收晶体管的电路中的正向偏置第一附加二极管元件两端的电压降;
结对处的压降低电平输出;低电平输出电压的值Vout由发射极-基极结的两对并联连接的电路之间的压降之差确定,并且根据以下公式(2)可确定不同电流I1和I2通过的p-n结处的压降ΔV:
Figure FDA0003152925490000041
其中:
Figure FDA0003152925490000042
是温度电势(在Т≈300K时,
Figure FDA0003152925490000043
),m为I–V特性的缺陷系数,其取值范围为1到2;I1和I2分别表示通过的p-n结处的第一电流和第二电流;低电平输出电压的值由发射极-基极p-n结的两对并联连接的电路之间的压降之差确定;流过结对之间的电流差异引起的结对之间的压降差;根据温度电势、特性的缺陷系数得到不同电流通过结对处的压降。
CN202110768785.7A 2021-07-07 2021-07-07 一种在连续辐射照射下具有稳定性能的晶体管逻辑电路 Pending CN113472339A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110768785.7A CN113472339A (zh) 2021-07-07 2021-07-07 一种在连续辐射照射下具有稳定性能的晶体管逻辑电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110768785.7A CN113472339A (zh) 2021-07-07 2021-07-07 一种在连续辐射照射下具有稳定性能的晶体管逻辑电路

Publications (1)

Publication Number Publication Date
CN113472339A true CN113472339A (zh) 2021-10-01

Family

ID=77879032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110768785.7A Pending CN113472339A (zh) 2021-07-07 2021-07-07 一种在连续辐射照射下具有稳定性能的晶体管逻辑电路

Country Status (1)

Country Link
CN (1) CN113472339A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1058061A1 (ru) * 1982-08-26 1983-11-30 Организация П/Я А-3106 Логический элемент
US4928025A (en) * 1987-07-21 1990-05-22 Fujitsu Limited Emitter coupled logic circuit
US5034632A (en) * 1990-06-19 1991-07-23 National Semiconductor Corporation High speed TTL buffer circuit and line driver
SU1679943A1 (ru) * 1989-10-11 1994-07-30 Научно-производственное объединение "Ротор" Транзисторно-транзисторный логический элемент
CN1213224A (zh) * 1997-09-03 1999-04-07 日本电气株式会社 能够在更高速度下工作的发射级耦合逻辑电路
CN1551355A (zh) * 2003-04-30 2004-12-01 罗姆股份有限公司 半导体器件
CN102412784A (zh) * 2011-11-30 2012-04-11 中国科学院微电子研究所 射级跟随器及采用该射级跟随器的压控振荡器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1058061A1 (ru) * 1982-08-26 1983-11-30 Организация П/Я А-3106 Логический элемент
US4928025A (en) * 1987-07-21 1990-05-22 Fujitsu Limited Emitter coupled logic circuit
SU1679943A1 (ru) * 1989-10-11 1994-07-30 Научно-производственное объединение "Ротор" Транзисторно-транзисторный логический элемент
US5034632A (en) * 1990-06-19 1991-07-23 National Semiconductor Corporation High speed TTL buffer circuit and line driver
CN1213224A (zh) * 1997-09-03 1999-04-07 日本电气株式会社 能够在更高速度下工作的发射级耦合逻辑电路
CN1551355A (zh) * 2003-04-30 2004-12-01 罗姆股份有限公司 半导体器件
CN102412784A (zh) * 2011-11-30 2012-04-11 中国科学院微电子研究所 射级跟随器及采用该射级跟随器的压控振荡器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄章勇: "光纤通信用光电子器件和组件", 北京邮电大学出版社, pages: 232 - 233 *

Similar Documents

Publication Publication Date Title
US4039862A (en) Level shift circuit
EP1056207B1 (en) Voltage-controlled ring oscillator with differential amplifiers
Rieh et al. SiGe heterojunction bipolar transistors and circuits toward terahertz communication applications
US4423339A (en) Majority logic gate
CN1518795A (zh) 用于电压控制振荡器且具有恒定输出振幅和可变时间延迟的cmos电路
Veenstra et al. Analyses and design of bias circuits tolerating output voltages above BV/sub CEO
US6242983B1 (en) Control circuit of variable current source in programmable gain amplifier
US20160308498A1 (en) APPARATUS AND METHOD FOR SELF BIAS IN GALLIUM NITRIDE (GaN) AMPLIFIERS
CN113472339A (zh) 一种在连续辐射照射下具有稳定性能的晶体管逻辑电路
US7535279B2 (en) Versatile control pin electronics
US20200014376A1 (en) Method for Biasing Outputs of a Folded Cascode Stage in a Comparator and Corresponding Comparator
CN113783540B (zh) 一种功放电路及其偏置电路
EP0420341A1 (en) Balanced filter circuit
US7129774B1 (en) Method and apparatus for generating a reference signal
US20040169540A1 (en) Low-jitter delay cell
US6741133B2 (en) High output amplifier for stable operation
US10693447B1 (en) Comparator circuit
US6184743B1 (en) Bandgap voltage reference circuit without bipolar transistors
KR950015208B1 (ko) 쇼트키 전류 모우드 논리 회로
US5121049A (en) Voltage reference having steep temperature coefficient and method of operation
Bhardwaj et al. Design of a wide output range and reduced current mismatch charge pump PLL with improved performance
Pandey et al. Bipolar Junction Transistor (BJT)
JP4238106B2 (ja) 論理回路
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
KR0168426B1 (ko) 스팁 온도 계수를 갖고 있는 기준 전압 회로 및 이의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination