KR920001846A - 출력 풀다운 트랜지스터용 ttl 3상태 회로 - Google Patents

출력 풀다운 트랜지스터용 ttl 3상태 회로 Download PDF

Info

Publication number
KR920001846A
KR920001846A KR1019910009508A KR910009508A KR920001846A KR 920001846 A KR920001846 A KR 920001846A KR 1019910009508 A KR1019910009508 A KR 1019910009508A KR 910009508 A KR910009508 A KR 910009508A KR 920001846 A KR920001846 A KR 920001846A
Authority
KR
South Korea
Prior art keywords
transistor element
killer
node
signal
output
Prior art date
Application number
KR1019910009508A
Other languages
English (en)
Inventor
엘.야브루 로이
알. 에스트라다 쥴리오
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR920001846A publication Critical patent/KR920001846A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823—Multistate logic
    • H03K19/0826—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

출력 풀다운 트랜지스터용 TTL 3상태 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 TTL 3상태 출력 디바이스에 대한 개략적인 회로 다이어그램.
제5도는 제4도의 TTL 3상태 출력 디바이스에 연결된 본 발명에 따른 OE 및 DCMK 신호 발생회로를 상세히한 개략적인 회로 다이어그램.
제6도는 본 발명에 따른 저 출력 풀다운 3상태 회로인 DC 밀러 킬러(DC Miller Killer) 회로에 대한 단순 회로 다이어그램.

Claims (13)

  1. 고전위 레벨 및 저 전위 레벨로 데이타 신호를 전송하는 데이타 신호출력, 상기 데이타 신호 출력으로부터 저 전위 전력 레일로 전류를 싱크시키도록 상기 데이타 신호 출력에 연결된 풀다운 트랜지스터 요소, 및 OE 신호를 수신하고 상기 데이타 신호 출력에서 고임피던스 3상태를 설정하는 이네이블 신호 입력 회로를 지니는 TTL 3상태 출력 디바이스용 DC 밀러 킬러 회로에 있어서,신호를 수신하는신호 입력회로, 상기신호 신호 입력회로에 연결된 베이스 노드 및 상기신호와 동상인 DCMK 신호를 제공하는 DCMK 신호 출력을 구성하는 에미터를 지니는 에미터 폴로워 트랜지스터 요소, 상기 풀다운 트랜지스터 요소의 베이스 노드 및 상기 저 전위 전력 레일사이에 연결된 콜렉터 및 에미터 노드를 지니는 밀러 킬러 트랜지스터 요소, 및 상기 데이타 신호 출력에서의 고 임피던스 제3상태 동안 상기 밀러 킬러 트랜지스터 요소를 통해 저 임피던스 경로를 저 전위 전력 레일로 야기시키도록 상기 DCMK 신호 출력을 상기 밀러 킬러 트랜지스터 요소의 베이스 노드에 연결시키는 전압 분할회로 수단을 포함하는 DC 밀러 킬러 회로.
  2. 제1항에 있어서, 상기 전압 분할 회로 수단은 상기 에미터폴로워 트랜지스터 요소의 에미터 노드 및 저 전위 출력 레일사이에 직렬로 연결된 제1 및 제2저항기와 아울러 상기 밀러 킬러 트랜지스터 요소의 베이스 노드에 연결된 저항기 사이에 존재하는 공통 노드를 포함하는 DC 밀러 킬러 회로.
  3. 제2항에 있어서, 상기 밀러 킬러 트랜지스터 요소의 베이스 노드 및 상기 저 전위 전력 레일사이에 연결된 제2저항기의 저항은 상기 풀다운 트랜지스터 요소의 베이스를 방전시키는데 필요한 베이스 구동 전류를 상기 밀러 킬러 트랜지스터 요소에 제공하는 특정한 양만큼 상기 에미터 폴로워 트랜지스터 요소의 에미터 노드 및 상기 밀러 킬러 트랜지스터 요소의 베이스 노드 사이에 연결된 제1저항기의 저항보다 큰 DC 밀러 킬러 회로.
  4. 제3항에 있어서, 상기 밀러 킬러 트랜지스터 요소는 쇼트키 트랜지스터 요소인 DC 밀러 킬러 회로.
  5. 고 전위 레벨 및 저 전위 레벨로 입력 데이타 신호를 수신하는 입력, 데이타 신호를 전송하는 데이타 신호출력, 상기 데이타 신호 출력으로부터 전류를 저 전위 전력 레일로 싱크시키는 풀다운 트랜지스터 요소, 고 전위 전력 레일로 부터 전류를 데이타 신호 출력으로 발생시키는 풀업 수단, 입력 데이타 신호에 응답하여 상기 풀다운 트랜지스터 요소의 도통상태를 제어하도록 연결된 위상 반전기인 트랜지스터 요소, OE 신호를 수신하며 상기 데이타 신호 출력에서의 고 임피던스 제3상태를 설정하는 OE 입력회로,신호를 수신하는신호 입력 회로, 및 상기 풀다운 트랜지스터 요소의 베이스 노드 및 상기 저 전위 전력 레일 사이에 연결된 콜렉터 및 에미터 노드를 지니는 밀러 킬러 트랜지스터 요소를 구비하는 TTL 3상태 출력 디바이스에 있어서, 상기 고 전위 전력 레일에 연결된 콜렉터 노드, 상기신호 입력 회로에 연결된 베이스 노드, 및 상기신호 입력 회로에 인가된신호와 동상인 DCMK 신호를 공급하도록 DCMK 신호 출력을 제공하는 에미터 노드를 지니는 에미터 풀로워 트랜지스터 요소, 및 상기 데이타 신호 출력에서의 고 임피던스 제3상태 동안 상기 풀다운 트랜지스터 요소의 베이스 노드로부터 저 임피던스 경로를 상기 저 전위 전력 레일에 제공하도록 상기 DCMK 신호 출력을 상기 밀러 킬러 트랜지스터 요소에 연결시키는 전압 분할 회로를 TTL 3상태 출력 디바이스.
  6. 제5항에 있어서, 상기 전압 분할 회로는 상기 에미터 풀로워 트랜지스터 요소의 에미터 노드 및 상기 저 전위 전력 레일 사이에 직렬로 연결된 제1 및 제2저항기와 아울러 상기 밀러 킬러 트랜지스터 요소의 베이스 노드에 연결된 저항기 사이에 존재하는 공통 노드를 포함하는 DC 밀러 킬러 회로.
  7. 제6항에 있어서, 상기 밀러 킬러 트랜지스터 요소의 베이스 노드 및 상기 저전위 전력 레일 사이에 연결된 제2저항기의 저항은 상기 풀다운 트랜지스터 요소의 베이스를 방전시키는데 필요한 베이스 구동 전류를 상기 밀러 킬러 트랜지스터 요소에 제공하는 특정한 양만큼 상기 에미터 폴로워 트랜지스터 요소의 에미터 노드 및 상기 밀러 킬러 트랜지스터의 베이스 노드사이에 연결된 제1저항기의 저항보다 높은 DC 밀러 킬러 회로.
  8. 제7항에 있어서, 상기 밀러 킬러 트랜지스터 요소는 쇼트키 다이오드인 DC 밀러 킬러 회로.
  9. 제7항에 기재된 바와같은 복수개의 TTL 3상태 출력 디바이스를 지니는 TTL 상태 출력 다중비트라인 구동기.
  10. 고전위 레벨 및 저전위 레벨로 데이타 비트 신호를 전송하는 데이타 비트 출력을 각각 지니며 각각의 데이타 비트 출력으로부터 전력을 저전위 전력 레일로 싱크시키는 풀다운 트랜지스터 요소 및 상기 풀다운 트랜지스터 요소의 도통상태를 제어하는 위상 반전기인 트랜지스터 요소를 각각 지니고 각각의 풀다운 트랜지스터 요소의 베이스 노드 및 상기 저전위 전력 레일사이에 연결된 콜렉터 및 에미터 노드를 구비한 밀러 킬러 트랜지스터 요소를 각각 지니며 OE 신호에 응답하여 각각의 데이타 비트 출력에서 고 임피던스 제3상태를 설정하는 OE입력회로를 각각 지니는 복수개의 데이타 비트 출력 버퍼를 지니고, OE신호를 수신하는 OE 신호 입력 회로 및 OE신호를 제공하는 OE 신호 출력을 지니는 TTL 3상태 출력 다중 비트 라인 구동기에 있어서, 상기신호 입력회로에 연결된 베이스 노드 및 상기 OE 신호와 동상으로 DCMK 신호 출력을 제공하는 에미터 노드를 지니는 에미터 폴로워 트랜지스터 수단, 및 상기 DCMK 신호 출력에 병렬로 연결된 복수개의 전압 분할회로로서, 각각의 데이타 비트 출력에서의 고 임피던스 제3상태 동안 상기 밀러 킬러 트랜지스터 요소의 각각의 베이스 노드로 부터 저 임피던스 경로를 상기 저전위 전력 레일로 야기시키도록 복수개의 데이타 비트를 출력 버퍼의 밀러 킬러 트랜지스터 요소의 베이스 노드에 각각 연결된 복수개의 전압 분할 회로를 포함하는 TTL 3상태 출력 다중 비트라인 구동기.
  11. 제10항에 있어서, 각각의 전압 분할 회로는 상기 에미터 폴로워 트랜지스터 요소의 에미터 노드 및 상기 저전위 전력 레일사이에 직렬로 연결된 제1 및 제2저항기와 아울러 상기 밀러 킬러 트랜지스터 요소의 베이스 노드에 연결된 저항기 사이에 존재하는 공통 노드를 포함하는 TTL 3상태 출력 다중비트라인 구동기.
  12. 제11항에 있어서, 상기 밀러 킬러 트랜지스터 요소의 베이스 노드 및 상기 저전위 전력 레일사이에 연결된 제2저항기의 저항은 각각의 풀다운 트랜지스터 요소의 베이스를 방전시키는데 필요한 베이스 구동 전류를 상기 밀러 킬러 트랜지스터 요소에 제공하는 특정한 양만큼 상기 에미터 폴로워 트랜지스터 요소의 에미터 노드 및 상기 밀러 킬러 트랜지스터 요소의 베이스 노드 사이에 연결된 제1저항기의 저항보다 큰 TTL 3상태 출력 다중비트라인 구동기.
  13. 제12항에 있어서, 상기 밀러 킬러 트랜지스터는 쇼트키 트랜지스터 요소인 DC 밀러 킬러 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910009508A 1990-06-13 1991-06-10 출력 풀다운 트랜지스터용 ttl 3상태 회로 KR920001846A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US537,903 1990-06-13
US07/537,903 US5051623A (en) 1990-06-16 1990-06-16 TTL tristate circuit for output pulldown transistor

Publications (1)

Publication Number Publication Date
KR920001846A true KR920001846A (ko) 1992-01-30

Family

ID=24144590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009508A KR920001846A (ko) 1990-06-13 1991-06-10 출력 풀다운 트랜지스터용 ttl 3상태 회로

Country Status (3)

Country Link
US (1) US5051623A (ko)
JP (1) JP3314940B2 (ko)
KR (1) KR920001846A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173621A (en) * 1986-06-30 1992-12-22 Fairchild Semiconductor Corporation Transceiver with isolated power rails for ground bounce reduction
US5159216A (en) * 1990-10-25 1992-10-27 Triquint Semiconductor, Inc. Precision tristate output driver circuit having a voltage clamping feature
US5256914A (en) * 1991-10-03 1993-10-26 National Semiconductor Corporation Short circuit protection circuit and method for output buffers
US5223745A (en) * 1991-12-06 1993-06-29 National Semiconductor Corporation Power down miller killer circuit
US5258665A (en) * 1992-05-12 1993-11-02 National Semiconductor Corporation AC Miller-Killer circuit for L→Z transitions
US5289056A (en) * 1992-06-12 1994-02-22 National Semiconductor Corporation BICMOS input buffer circuit with integral passgate
JP3159247B2 (ja) * 1997-09-29 2001-04-23 日本電気株式会社 入力回路
US6407617B1 (en) * 1999-11-19 2002-06-18 Matsushita Electric Industrial Co., Ltd. Bias circuit and method of fabricating semiconductor device
US7098833B2 (en) * 2004-06-04 2006-08-29 Texas Instruments Incorporated Tri-value decoder circuit and method
US7142132B2 (en) * 2004-11-09 2006-11-28 General Motors Corporation Methods and systems for multi-state switching using at least one ternary input and at least one discrete input

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398103A (en) * 1981-06-19 1983-08-09 Motorola, Inc. Enabling circuitry for logic circuits
US4481430A (en) * 1982-08-02 1984-11-06 Fairchild Camera & Instrument Corp. Power supply threshold activation circuit
US4581550A (en) * 1984-03-06 1986-04-08 Fairchild Camera & Instrument Corporation TTL tristate device with reduced output capacitance
FR2562368B1 (fr) * 1984-04-02 1989-07-28 Cit Alcatel Reseau de connexion spatial pour signaux numeriques a haut debit
US4661727A (en) * 1984-07-19 1987-04-28 Fairchild Semiconductor Corporation Multiple phase-splitter TTL output circuit with improved drive characteristics
US4649297A (en) * 1985-02-22 1987-03-10 Fairchild Semiconductor Corporation TTL circuits generating complementary signals

Also Published As

Publication number Publication date
JPH04252613A (ja) 1992-09-08
US5051623A (en) 1991-09-24
JP3314940B2 (ja) 2002-08-19

Similar Documents

Publication Publication Date Title
KR0136775B1 (ko) 스위칭 유도 잡음을 감소시키는 출력 버퍼
US5894238A (en) Output buffer with static and transient pull-up and pull-down drivers
GB2291294A (en) Reset dominant level-shift high side MOS driver
JPS59108426A (ja) 結合用中間回路
KR20030021118A (ko) 구동제어장치
KR920001846A (ko) 출력 풀다운 트랜지스터용 ttl 3상태 회로
US3900746A (en) Voltage level conversion circuit
JPH022208A (ja) クランプ容量性ブートストラップ回路を使用してｅｃｌ出力信号を結合する方法および装置
KR920001848A (ko) 고속 ttl 버퍼회로를 구비하는 라인 구동기
EP0167542A1 (en) Transient active pull-down
KR900019365A (ko) 고속 ecl/cml-ttl 트랜슬레이터 회로
EP0143006A2 (en) Light emitting diode driver circuit
AU6538996A (en) Universal sender device
US3660675A (en) Transmission line series termination network for interconnecting high speed logic circuits
US5247207A (en) Signal bus line driver circuit
EP0018739A2 (en) A decoder circuit for a semiconductor memory device
US6380777B1 (en) Output driver having controlled slew rate
KR890702142A (ko) 백플레인 버스용 노드장치
US4623803A (en) Logic level translator circuit for integrated circuit semiconductor devices having transistor-transistor logic output circuitry
JPS60153205A (ja) トーテムポールトランジスタ出力段回路
KR890017904A (ko) 디지탈 데이타 버퍼링 및 패리티 체킹 장치
US5243456A (en) Semiconductor device
US6275074B1 (en) System for propagating a digital signal through a slew-rate limited node and method of operation
US4996452A (en) ECL/TTL tristate buffer
JPS5842320A (ja) 集積回路電源

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid