KR910017283A - 메모리 장치의 수리 체계 및 수리방법 - Google Patents

메모리 장치의 수리 체계 및 수리방법 Download PDF

Info

Publication number
KR910017283A
KR910017283A KR1019910004864A KR910004864A KR910017283A KR 910017283 A KR910017283 A KR 910017283A KR 1019910004864 A KR1019910004864 A KR 1019910004864A KR 910004864 A KR910004864 A KR 910004864A KR 910017283 A KR910017283 A KR 910017283A
Authority
KR
South Korea
Prior art keywords
column
repair
array
row
memory cells
Prior art date
Application number
KR1019910004864A
Other languages
English (en)
Other versions
KR100216716B1 (ko
Inventor
맥아담스 휴
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR910017283A publication Critical patent/KR910017283A/ko
Application granted granted Critical
Publication of KR100216716B1 publication Critical patent/KR100216716B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

메모리 장치의 수리 체계 및 수리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본발명을 구체화할수 있는 메모리 장치의 평면도, 제2도는 제1도의 장치내의 논리 데이타 블럭의 일반적인 레이아웃을 도시한 도면, 제3도는 데이타 블럭중의 하나의 서브-블럭의 부분도.

Claims (3)

  1. 개별적인 입력/출력 경로를 각각 갖는 1개 이상의 데이타 블럭으로 형성되는 메모리 장치에 있어서, 한개의 블럭이, 로우 라인 및 컬럼 라인을 따라 배열되고 로우 및 컬럼내에 배열된 다수의 메로리 셀을 각각 포함하는 서브-블럭들내에 구성된 메모리 셀의 어레이, 메로리 셀의 로우를 선택하기 위한 로우 어드레스 회로, 선택된 로우를 양분하는 컬럼내의 메모리 셀을 선택하기 위한 컬럼 어드레스 회로, 로우라인, 및 메모리 셀의 각 서브-블럭에 대해 다중 수리컬럼을 제공하기 위한 다수의 컬럼 수리 라인을 따라 배열된 제2그룹의 메모리 셀, 및, 상이한 수리 컬럼의 부분으로 1개이상의 어레이 컬럼부분을 교체하기 위해, 2개의 수리 컬럼라인에 접속된 상이한 수의 디코더와 함께, 어레이 컬럼의 어드레스에 따라 수리 컬럼을 선택하기 위해 각각 프로그램할 수 있는 다수의 디코더들을 포함하는 어드레스 수리회로를 포함하는 것을 특징으로 하는 메모리 장치.
  2. 개별적인 입력/출력 경로를 갖는 다수의 데이타 블럭으로 구성된 메모리 장치에 있어서, 제1데이타 블럭이, 로우 라인 및 컬럼 라인을 따라 어드레스 가능한 로우 및 컬럼내에 배열되고 다수의 메모리 셀을 각각 포함하고 서브-블럭내에 구성된 메모리 셀의 어레이, 및 상기 1개의 데이타 블럭내의 어레이 컬럼에 초소한 제1 및 제2수리 컬럼을 제공하기 위해 어레이의 로우 및 컬럼 라인을 따라 배열된 제2그룹의 메모리 셀을 포함하고, 또한, 상기 장치가, 로우 어드레스 정보에 기초한 상기 어레이내의 메모리 셀의 로우를 선택하기 위한 로우 어드레스 회로 선택된 로우를 양분하는 칼럼내의 1개의 메모리 셀을 선택하기 위한 칼럼 어드레스 회로, 및 한 수리 컬럼에 각각 접속되고 상기 결손 셀을 수리 컬럼 중 1개의 컬럼내의 메모리 셀과 교체하기 위해 결손 메모리 셀을 포함하는 어레이 컬럼의 한 섹션에 대응하는 컬럼 및 로우 어드레스 정보를 수리 컬럼으로 프로그램할 수 있는 다수의 컬럼수리 디코더 회로를 포함하며, 상기 제1수리 컬럼이 상이한 수리 컬럼이 상이한 수리컬럼에 제공되는 디코더회로의 분포가 불균일하도록 상기 제2수리컬럼과 상이한 수의 디코더 회로에 접속되는 것을 특징으로 하는 메모리 장치.
  3. 제거될 결손이 제1컬럼에 관련되고 로우 및 컬럼내에 형성된 어드레스 가능한 메로리 셀의 어레이를 포함하는 논리 데이타 블럭을 갖고 있는 메모리 셀의 어레이를 포함하는 논리 데이타 블럭을 갖는 메모리 장치내의 결손을 제거하기 위한 방법에 있어서, 어레이 컬럼중 다중 수리가 효과적으로 할당될 수 있는 셀 부분의 제1수리 컬럼을 제공하는 단계, 어레이 컬럼중 다중 수리가 효과적으로 할당될 수 있는 셀부분 제2수리 컬럼을 제공하는 단계,수리가 효과적으로 할당될 수 있는 제1수리 컬럼부분의 최대수를 일정하게 하기 위해 제1수리 컬럼에 제1량의 디코더 회로를 결합하는 단계, 및 수리가 효과적으로 할당될 수 있는 제2수리 컬럼부분의 최대수를 일정하게 하기 위해 제2수리 컬럼에 상기 제1량과 다른 제2량을 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910004864A 1990-03-29 1991-03-28 메모리 장치의 수리 체계 및 수리 방법 KR100216716B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50106490A 1990-03-29 1990-03-29
US501064 1990-03-29

Publications (2)

Publication Number Publication Date
KR910017283A true KR910017283A (ko) 1991-11-05
KR100216716B1 KR100216716B1 (ko) 1999-09-01

Family

ID=23992015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004864A KR100216716B1 (ko) 1990-03-29 1991-03-28 메모리 장치의 수리 체계 및 수리 방법

Country Status (4)

Country Link
EP (1) EP0448980B1 (ko)
JP (1) JP2923370B2 (ko)
KR (1) KR100216716B1 (ko)
DE (1) DE69126465T2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349558A (en) * 1993-08-26 1994-09-20 Advanced Micro Devices, Inc. Sector-based redundancy architecture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389715A (en) * 1980-10-06 1983-06-21 Inmos Corporation Redundancy scheme for a dynamic RAM
JPS61264599A (ja) * 1985-05-16 1986-11-22 Fujitsu Ltd 半導体記憶装置

Also Published As

Publication number Publication date
DE69126465T2 (de) 1997-12-11
EP0448980B1 (en) 1997-06-11
JP2923370B2 (ja) 1999-07-26
EP0448980A3 (en) 1992-03-25
EP0448980A2 (en) 1991-10-02
JPH08124397A (ja) 1996-05-17
KR100216716B1 (ko) 1999-09-01
DE69126465D1 (de) 1997-07-17

Similar Documents

Publication Publication Date Title
KR910016009A (ko) 메모리 장치내의 결손을 제거하기 위한 리던던시 구조
KR910002965B1 (ko) 여분 셀로 대치 가능한 반도체 메모리장치
JPH0612893A (ja) アレイ・ブロック・レベル冗長度を有するメモリ装置とその欠陥を修復する方法
KR970030588A (ko) 반도체 기억장치 및 그 결함 검사방법
KR960008833A (ko) 반도체 기억 장치
DE69411532D1 (de) Verfahren zur Programmierung von Redundanzregistern in einer Zeilenredundanzschaltung für einen Halbleiterspeicherbaustein
KR970076848A (ko) 집적 회로 메모리
CN1114927C (zh) 存储器装置的冗余电路及其存取冗余地址的方法
KR940002863A (ko) 퓨우즈 박스를 공유하는 로우 리던던시 회로
DE69412230D1 (de) Verfahren zur Programmierung von Redundanzregistern in einer Spaltenredundanzschaltung für einen Halbleiterspeicherbaustein
KR950034254A (ko) 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법
US6077211A (en) Circuits and methods for selectively coupling redundant elements into an integrated circuit
KR960019737A (ko) 반도체 기억장치
KR960019312A (ko) 유연한 배열 용장 방식을 갖는 랜덤 액세스 메모리
EP0104120A2 (en) Redundant columns for byte wide memories
US6788597B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
KR940020415A (ko) 메모리용 컬럼 여유도 회로(column redundance circuit configuration for a memory)
KR940010113A (ko) 반도체 메모리장치의 결함구제 회로
JPS60178552A (ja) メモリアレイの列置換方法および列置換可能メモリ回路
KR890015270A (ko) 반도체메모리장치
JPH088344A (ja) 冗長回路
US6072735A (en) Built-in redundancy architecture for computer memories
KR910017283A (ko) 메모리 장치의 수리 체계 및 수리방법
KR100384610B1 (ko) 집적회로랜덤액세스메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090415

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee