KR100384610B1 - 집적회로랜덤액세스메모리 - Google Patents

집적회로랜덤액세스메모리 Download PDF

Info

Publication number
KR100384610B1
KR100384610B1 KR1019950035550A KR19950035550A KR100384610B1 KR 100384610 B1 KR100384610 B1 KR 100384610B1 KR 1019950035550 A KR1019950035550 A KR 1019950035550A KR 19950035550 A KR19950035550 A KR 19950035550A KR 100384610 B1 KR100384610 B1 KR 100384610B1
Authority
KR
South Korea
Prior art keywords
column
preliminary
arrays
array
columns
Prior art date
Application number
KR1019950035550A
Other languages
English (en)
Inventor
피터디.로버트슨
Original Assignee
소니 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 일렉트로닉스 인코포레이티드 filed Critical 소니 일렉트로닉스 인코포레이티드
Application granted granted Critical
Publication of KR100384610B1 publication Critical patent/KR100384610B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 제조된 랜덤 액세스 메모리(RAM)내의 결함이 있는 칼럼에 대해 예비 칼럼을 맵핑하는 방법 및 장치에 관한 것이다. 결함이 있는 칼럼은 RAM 내에 부적당하게 제조된 비트 라인에 대응하며, 예비 칼럼은 임의의 결함이 있는 칼럼을 대체하도록 RAM 상에 제조된다. RAM 내의 특정 칼럼 어레이는 대응하는 입력/출력 디바이스를 통해 액세스된다. 어레이내의 결함이 있는 칼럼은, 예비 칼럼이 한 어레이 보다 많은 어레이들에 맵핑될 수 있도록 하는 칼럼 리던던시 계획에 의해 바이패스된다. 또한, 복수의 예비 칼럼이 각각의 칼럼 어레이에 맵핑될 수 도 있다. 예비 칼럼들의 총 수는 칼럼 어레이의 총 수 보다 적을 수 있기 때문에, 본 발명은 각각의 칼럼 어레이에 대해 하나의 예비 칼럼을 필요로 하는 종래 기술에 비하여 우위의 공간 절약을 제공한다.

Description

집적 회로 랜덤 액세스 메모리
발명의 배경
발명의 분야
본 발명은 집적 회로 메모리에 관한 것으로서, 특히 결함이 있는 비트 라인대신에 사용될 예비 비트 라인을 구비한 랜덤 액세스 메모리(RAM)에 관한 것이다.
기술 배경
랜덤 액세스 메모리(RAM)는 컴퓨터 및 복수의 다른 최신 디지털 시스템에 사용되는 통상의 디바이스이다. 모놀리식(monolithic) RAM 이 제조될 때에는, 제조공정에서의 에러가 RAM 의 소사들에 결함을 유발하게 할 수도 있다. 상기 RAM 의 결함이 있는 소자들에 대한 액세스를 피하기 위해, 결함이 있는 소자들이 테스트에 의해 결정되고 그후에 바이패스(bypass)된다. 상기 RAM 은 테스트 데이터를 상기 RAM 내의 모든 메모리 셀에 대해 기록 및 판독함으로써 테스트된다. 상기 RAM 내의 메모리 셀들은 로우 및 칼럼(row and column)으로 액세스되는데, 칼럼은 특정 셀과 교차하는 비트 라인에 대응하고, 로우는 셀의 워드 라인에 대응한다. RAM 메모리는 통상적으로 칼럼들을 별개의 어레이들로 분할하고, 각 어레이는 대응하는 입력/출력 구동기를 구비한다. 종종, 특정 메모리 셀이 적절히 액세스될 수 있는지의 여부를 결정하기 위해, RAM 내의 칼럼만을 테스트하는 것으로도 충분하다. 결함이 있는 칼럼은 바이패스되어, RAM의 완전한 상태가 보장된다.
통상적으로, 종래의 기술에 있어서는, 결함이 있는 칼럼은 RAM 상에 제조된 대응하는 예비 칼럼에 의해 바이패스된다. RAM 칩이 제조될 때, 상기 칩상의 각각의 칼럼 어레이에 대해 예비 칼럼이 제조된다. 특정 어레이의 칼럼들 중 한 칼럼에 결함이 있다면, 상기 결함이 있는 칼럼은 바이패스되고, 예비 칼럼이 대응하는 입력/출력 구동기로 맵핑된다(mapped). 따라서, 각각의 입력/출력 구동기에 대해 통상 하나의 예비 칼럼이 존재한다. 결함이 있는 칼럼을 예비 칼럼으로 바이패스하는기술은 칼럼 리던던시(column redundancy)로서 공지되어 있다.
각각의 입력/출력 구동기에 대해 하나의 예비 칼럼을 제조하는 것은, 비교적 대복수의 칼럼 어레이가 존재하는 경우 제조된 칩의 크기를 두드러지게 증가시킨다. 최신의 제조 기술은 대부분의 칼럼 어레이들이 결함이 있는 칼럼을 포함하지 않도록 하여, 이러한 어레이들에 대한 관련 예비 칼럼이 웨이퍼(wafer) 상의 적지않은 공간을 점유하고 있지만 이들은 거의 사용되지 않고 있다. 소형화가 칩 제조에 있어 중요한 목표가 되고 있기 때문에, 보다 유효한 칼럼 리던던시 계획이 바람직하다.
본 발명은 하나 이상의 칼럼 어레이들에 대해 특정 칼럼이 맵핑될 수 있게 함으로써 보다 유효한 칼럼 리던던시 계획을 제공하게 되며, 요구된 예비 칼럼의 수를 감소시키고 칩의 크기를 감소시킨다.
발명의 개요
본 발명은, 하나 이상의 칼럼 어레이들에 대해 예비 칼럼이 맵핑될 수 있게 함으로써, 랜던 액세스 메모리(RAM)에 대한 칼럼 리던던시 계획을 수행한다. 복수의 예비 칼럼이 각 칼럼 어레이에 제공된다. 특정한 칼럼 이레이가 결함이 있는 칼럼을 가진다면, 예비 칼럼들 중 하나의 예비 칼럼이 멀티플렉서(multiplexer 및 퓨즈 매트릭스(fuse matrix)를 통해 결함이 있는 칼럼을 대체한다. 일단 예비 칼럼이 특정 어레이에 맵핑되면, 상기 예비 칼럼은 다른 어레이에 대해서는 사용될 수 없다. 따라서, 다른 칼럼 어레이가 결함이 있는 칼럼을 포함하면, 다른 예비 칼럼이 상기한 결함이 있는 칼럼 대신에 맵핑된다. RAM 상에 제조된 예비 칼럼의 수는 칼럼 어레이의 총수보다 더 적다. 따라서, 본 발명은 각 칼럼 어레이에 대해 하나의 예비 칼럼을 필요로 하는 종래 기술에 비해 양호한 공간 절약을 제공한다. 판독 동작에 있어서, 본 발명은 복수의 예비 칼럼 및 특정 칼럼 어레이로부터의 데이터 라인에 결합된 멀티플렉서를 통해 예비 칼럼을 출력 버퍼에 맵핑한다. 상기 멀티플렉서는 또한 상기 특정 어레이내의 결함이 있는 칼럼의 어드레스가 프로그램된 퓨즈 매트릭스에 결합된다. 이러한 결함이 있는 칼럼으로부터 시도된 판독 동작에 응답하여, 멀티플렉서에 대한 퓨즈 매트릭스 입력은 결함이 있는 칼럼 대신에 하나의 예비 칼럼을 선택한다. 기록 동작은 멀티플렉서 대신에 디멀티플렉서(demultiplexer)가 사용된다는 것을 제외하고는, 판독 동작과 유사하다. 이러한 방식으로, 예비 칼럼을 각각의 칼럼 어레이에 전용시키지 않고서도 결함이 있는 칼럼들이 대응하는 예비 칼럼에 의해 바이패스된다.
본 발명의 상세한 설명
본 발명은 효과적인 칼럼 리던던시 계획을 이용한 랜덤 액세스 메모리를 제공하는 특정 응용을 갖는 방법 및 장치를 개시한다. 비록 본 발명이 특정의 회로, 블록도 및 신호 등을 참조하여 설명되었지만, 당 기술 분야에 숙련된 자라면, 이러한 세부 사항이 본 발명의 보다 완전한 이해를 제공하기 위해 개시된 것이라는 것을 이해할 수 있을 것이다. 그러므로, 당 기술 분야에 숙련된 자에게는 본 발명이 이들 특정 세부 사항 없이도 실행될 수도 있다는 것이 명백할 것이다. 다른 경우에 대해서, 널리 공지된 회로들은 본 발명을 불필요하게 복잡하게 하는 것을 피하기 위해 블록도 형태로 도시되었다.
제 1 도는 RAM(도시되지 않음)에 대한 종래 기술의 칼럼 리던던시 계획의 블록도이다. RAM 은 어레이들(7, 9)를 포함하는 어레이들로 분리된 복수의 칼럼들을 포함한다. 칼럼 어레이(7)는 칼럼들(4, 5)을 포함한다. 판독 또는 기록을 위해 선택된 칼럼 어레이(7)내의 한 칼럼이 멀티플렉서(6)를 통해 출력 버퍼(8)에 제공된다. 예비 칼럼(12)은 퓨즈 매트릭스(10)에 결합되고, 만일 칼럼 어레이(7)내의 칼럼들 중 한 칼럼에 결함이 있다면, 퓨즈 매트릭스(10)는 결함이 있는 칼럼의 어드레스로 프로그램 된다. 퓨즈 매트릭스(10)는 멀티플렉서(6)에 결합되고, 결함이 있는 칼럼 어드레스의 판독이 시도되면, 예비 칼럼(12)을 선택하도록 멀티플렉서(6)에 입력을 제공한다. 따라서, 결함이 있는 칼럼이 아닌 예비 칼럼이 출력 버퍼(8)를 통해 액세스 되도록, 결함이 있는 칼럼은 퓨즈 매트릭스(10) 및 멀티플렉서(6)를 통해 예비 칼럼(12)으로 효과적으로 대체된다. 제 1 도에 도시된 회로는 칼럼 어레이(9)를 포함하는 RAM 내의 각각의 칼럼의 어레이에 대하여 동일하다. 기록 회로는 멀티플렉서 대신에 디멀티플렉서가 사용된다는 점을 제외하곤 상기한 회로와 유사하다. 따라서, 제 1 도에 도시된 바와 같은 종래 기술의 칼럼 리던던시 계획에 따라, 하나의 예비 칼럼이 특정 칼럼 어레이(7 또는 9)에 전용된다.
제 2 도는 판독 동작을 위한 본 발명의 칼럼 리던던시 계획을 도시한다. 제 2 도에 도시된 바와 같이, 복수의 예비 칼럼 라인(22 및 24) 각각은 멀티플렉서들(16 및 18)을 포함하는 복수의 멀티플렉서에 결합된다. 멀티플렉서(16)는 칼럼 어레이(36)로부터 멀티플렉서(46)에 의해 선택된 라인(32)에 결합된다. 이와 유사하게, 멀티플렉서(18)는 칼럼 어레이(38)로부터멀티플렉서(42)에 의해 선택된 라인(34)에 결합된다. 어레이(36)내의 칼럼들 중 한 칼럼에 결함이 있다면, 그 결함이 있는 칼럼은 퓨즈 매트릭스(28) 및 멀티플렉서(16)를 통해 예비 칼럼(22 또는 24)에 의해 바이패스된다. 퓨즈 매트릭스(28)는 결함이 있는 칼럼의 어드레스로 프로그램 되고 액세스된 칼럼이 결함이 있는 칼럼일 경우 예비 칼럼을 선택한다. 액세스된 칼럼의 어드레스는 라인(26)을 통하여 퓨즈 매트릭스(28)에 제공된다.
특정 예비 칼럼이 특정 멀티플렉서에 전용될 경우, 그러한 예비 칼럼은 다른 멀티플렉서들에 대해서는 예비 칼럼으로서 더 이상 이용될 수 없다. 그래서 그러한 다른 멀티플렉서들에 대해서는 다른 칼럼 어레이에 맵핑되지 않은 예비 칼럼들이 제공되어야만 한다. 제 2 도의 구성에 따라서, 예비 칼럼들은 복수의 칼럼 어레이의 어떠한 어레이에서도 결함이 있는 칼럼에 대해 대체될 수 있다. 예컨대, 예비 칼럼(24)은 어레이(36) 또는 어레이(38)의 결함이 있는 칼럼에 맵핑될 수 있다. 이와 같이, 예비 칼럼은 결함이 있는 칼럼을 갖지 않은 어레이들에 전용되지 않으므로, 칩상에 제조될 필요가 있는 예비 칼럼의 수를 감소할 수 있으며, 그에 대응하게 칩의 크기도 감소하게 된다.
제 3 도는 기록 동작을 위한 본 발명의 칼럼 리던던시 계획을 설명한다. 제 3 도에 도시된 바와 같이, 디멀티플렉서(44)가 퓨즈 매트릭스(20) 및 기록 버퍼(46)에 결합된다. 기록 버퍼(46)로부터의 데이터는, 예비 칼럼(24), 예비 칼럼(22) 및 데이터 칼럼(50)간을 선택하는 디멀티플렉서(44)에 제공된다. 제 2 도와 관련하여 설명된 바와 같이, 어레이(38)내의 칼럼에 결함이 있다면, 퓨즈 매트릭스(20)는 결함이 있는 칼럼의 어드레스로 프로그램된다. 결함이 있는 칼럼에 대한 기록이 시도될 경우, 디멀티플렉서(44)는 결함이 있는 칼럼 대신에 예비 칼럼(22) 또는 예비 칼럼(24)을 선택한다. 역으로, 선택된 칼럼에 결함이 없으면, 디멀티플렉서(44)는 데이터 라인(50)을 선택하고, 그후에 디멀티플렉서(42)는 칼럼 어레이(38)내의 적정한 칼럼을 선택한다. 기록 버퍼(52), 디멀티플렉서(50), 퓨즈 매트릭스(28), 데이터 라인(50) 및 디멀티플렉서(48)의 동작은 칼럼 어레이(36)에 대한 것과 동일하다.
비록 본 발명이 양호한 실시예를 참조하여 설명되었지만, 상기한 설명으로부터 다양한 대안, 변경, 변화 및 용도가 당 분야의 기술에 숙련된 자에게는 명백할 것이다. 예컨대, 2 개 이상의 예비 칼럼들이 각각의 칼럼 어레이에 맵핑될 수 도 있다. 또한, 멀티플렉서와 결합하여 퓨즈 매트릭스와 다른 회로 소자가 결함이 있는 칼럼을 바이패스하도록 예비 칼럼을 선택할 수 도 있다. 또한, 칼럼 어레이를 그룹으로 정렬하고 상기 그룹에 대해 하나의 예비 칼럼을 전용시키는 것도 가능하다. 상기 그룹이 이레이들 중 한 어레이내의 한 칼럼에 결함이 있다면, 결함이 있는 칼럼은 하나의 예비 칼럼에 의해 바이패스된다. 본 발명의 다양한 다른 응용도 가능하다.
제 1 도는 결함이 있는 칼럼(defective columns)을 바이패스하기 위한 예비 칼럼(spare columns)을 구비한 종래 기술의 칼럼 리던던시 계획(column redundancy scheme)의 도시도.
제 2 도는 판독 동작을 위한 본 발명의 칼럼 리던던시 계획의 블록도.
제 3 도는 기록 동작을 위한 본 발명의 칼럼 리던던시 계획의 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
4, 5 : 칼럼 6 : 멀티플렉서
7, 9 : 칼럼 어레이 8 : 출력 버퍼
10: 퓨즈 매트릭스 12 : 예비 칼럼
44 : 디멀티플렉서

Claims (9)

  1. 집접 회로 랜덤 액세스 메모리(RAM)에 있어서;
    복수의 칼럼 어레이;
    결함이 있는 칼럼들을 대체하기 위한 적어도 두 개의 예비 칼럼;
    복수의 제 1 멀티플렉서로서, 각각의 제 1 멀티플렉서는 상기 복수의 칼럼 어레이 각각의 어레이에 각각 대응하며, 각각의 제 1 멀티플렉서는 입력으로서 상기 복수의 칼럼 어레이 중 대응하는 한 어레이로부터의 적어도 한 칼럼과 상기 적어도 두 개의 예비 칼럼을 갖는, 상기 복수의 제 1 멀티플렉서;
    칼럼 어드레스 신호용의 칼럼 어드레스 라인; 및
    복수의 프로그램 가능 소자로서, 각각의 프로그램 가능 소자는 상기 복수의 제 1 멀티플렉서 중 단지 한 멀티플렉서와 결합되며, 각각의 프로그램 가능 소자는 입력으로서 상기 칼럼 어드레스 신호를 가지며, 출력 라인으로서 상기 복수의 제 1 멀티플렉서 중 각각의 상기 프로그램 가능 소자의 대응하는 멀티플렉서에 대한 선택 입력을 가지며, 각각의 프로그램 가능 소자는 상기 복수의 제 1 멀티플렉서 중 한 멀티플렉서에 입력되는 상기 적어도 한 칼럼 또는 상기 적어도 두 개의 예비 칼럼의 어느 한 예비 칼럼 중 한 칼럼을 어드레스하기 위해 상기 칼럼 어드레스 신호에 응답하여 선택 입력들 중 한 입력을 통해 선택 신호를 제공하도록 프로그램 가능하게 되는, 상기 복수의 프로그램 가능 소자를 포함하는, 집적 회로 랜덤 액세스 메모리.
  2. 제 1 항에 있어서,
    복수의 제 2 멀티플렉서로서, 각각의 제 2 멀티플렉서는 상기 복수의 칼럼 어레이 각각의 어레이에 각각 대응하며, 각각의 제 2 멀티플렉서는 입력으로서 상기 복수의 칼럼 어레이 중 대응하는 한 어레이의 각각의 칼럼을 가지며, 출력으로서 상기 복수의 칼럼 어레이 중 상기 대응하는 한 어레이로부터의 상기 적어도 한 칼럼을 갖는, 상기 복수의 제 2 멀티플렉서를 더 포함하는, 집적 회로 랜덤 액세스 메모리.
  3. 제 1 항에 있어서,
    상기 프램그램 가능 소자들은 퓨즈 매트릭스들인, 집적 회로 랜덤 액세스 메모리.
  4. 제 1 항에 있어서,
    복수의 제 1 디멀티플렉서로서, 각각의 제 1 디멀티플렉서는 상기 복수의 칼럼 어레이 각각의 어레이에 각각 대응하며, 각각의 제 1 디멀티플렉서는 출력으로서 상기 복수의 칼럼 어레이 중 대응하는 한 어레이의 적어도 한 칼럼과 상기 적어도 두 개의 예비 칼럼을 갖는, 상기 복수의 제 1 디멀티플렉서를 더 포함하며,
    각각의 프로그램 가능 소자는 상기 복수의 제 1 디멀티플렉서 중 단지 한 디멀티플렉서와 결합되며, 각각의 프로그램 가능 소자는 입력으로서 상기 칼럼 어드레스 신호를 가지며, 출력 라인으로서 상기 복수의 제 1 디밀티플렉서 중 각각의 상기 프로그램 가능 소자의 대응하는 디멀티플렉서에 대한 선택 입력을 가지며, 각각의 프로그램 가능 소자는 상기 복수의 제 1 디멀티플렉서 중 한 디멀티플렉서의 출력이 되는 상기 적어도 한 칼럼 또는 상기 적어도 두 개의 예비 칼럼이 어느 한 예비 칼럼 중 한 칼럼을 어드레스하기 위해 상기 칼럼 어드레스 신호에 응답하여 선택 입력들 중 한 입력을 통해 선택 신호를 제공하도록 프로그램 가능하게 되는, 집적 회로 랜던 액세스 메모리.
  5. 제 4 항에 있어서,
    복수의 제 2 디멀티플렉서로서, 각각의 제 2 디멀티플렉서는 상기 복수의 칼럼 어레이 각각의 어레이에 각각 대응하며, 각각이 제 2 멀티플렉서는 출력으로서 상기 복수의 칼럼 어레이 중 대응하는 한 어레이의 각각의 칼럼을 갖는, 상기 복수의 제 2 디멀티플렉서를 더 포함하는, 집적 회로 랜던 액세스 메모리.
  6. 제 4 항에 있어서,
    상기 프로그램 가능 소자들은 퓨즈 매트릭스들인, 집적 회로 랜덤 액세스 메모리.
  7. 집적 회로 랜덤 액세스 메모리(RAM)에 있어서;
    복수의 칼럼 어레이;
    결함이 있는 칼럼들을 대체하기 위한 적어도 두 개의 예비 칼럼;
    복수의제 1 디멀티플렉서로서, 각각의 제 1 디멀티플렉서는 상기 복수의 칼럼 어레이 각각의 어레이에 각각 대응하며, 각각의 제 1 디멀티플렉서는 출력으로서 상기 복수의 칼럼 어레이 중 대응하는 한 어레이의 적어도 한 칼럼과 상기 적어도 두 개의 예비 칼럼을 갖는, 상기 복수의 제 1 디멀티플렉서;
    칼럼 어드레스 신호용의 칼럼 어드레스 라인; 및
    복수의 프로그램 가능 소자로서, 각각의 프로그램 가능 소자는 상기 복수의 제 1 디멀티플렉서 중 단지 한 디멀티플렉서와 결합되며, 각각의 프로그램 가능 소자는 입력으로서 상기 칼럼 어드레스 신호를 가지며, 출력 라인으로서 상기 복수의 제 1 디멀티플렉서 중 각각의 상기 프로그램 가능 소자의 대응하는 디멀티플렉서에 대한 선택 입력을 가지며, 각각의 프로그램 가능 소자는 상기 복수의 제 1 디멀티플렉서 중 한 디멀티플렉서의 출력이 되는 상기 적어도 한 칼럼 또는 상기 적어도 두 개의 예비 칼럼의 어느 한 예비 칼럼 중 한 칼럼을 어드레스하기 위해 상기 칼럼 어드레스 신호에 응답하여 선택 입력들 중 한 입력을 통해 선택 신호를 제공하도록 프로그램 가능하게 되는, 상기 복수의 프로그램 가능 소자를 포함하는, 집적 회로 랜덤 액세스 메모리.
  8. 제 7 항에 있어서,
    복수의 제 2 디멀티플렉서로서, 각각의 제 2 디멀티플렉서는 상기 복수의 칼럼 어레이 각각의 어레이에 각각 대응하며, 각각의 제 2 멀티플렉서는 출력으로서상기 복수의 칼럼 어레이 중 대응하는 한 어레이의 각각의 칼럼을 갖는, 상기 복수의 제 2 디멀티플렉서를 더 포함하는, 집적 회로 랜덤 액세스 메모리.
  9. 제 7 항에 있어서,
    상기 프로그램 가능 소자들은 퓨즈 매트릭스들인, 집적 회로 랜덤 액세스 메모리.
KR1019950035550A 1994-11-23 1995-10-16 집적회로랜덤액세스메모리 KR100384610B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34422994A 1994-11-23 1994-11-23
US344229 1994-11-23

Publications (1)

Publication Number Publication Date
KR100384610B1 true KR100384610B1 (ko) 2003-08-06

Family

ID=23349601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035550A KR100384610B1 (ko) 1994-11-23 1995-10-16 집적회로랜덤액세스메모리

Country Status (3)

Country Link
US (1) US5666312A (ko)
JP (1) JP3655956B2 (ko)
KR (1) KR100384610B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801996A (en) 1997-02-26 1998-09-01 Micron Technology, Inc. Data path for high speed high bandwidth DRAM
US6125068A (en) * 1999-11-29 2000-09-26 Chen; Han-Ping Memory access control
US6981175B2 (en) * 2001-09-28 2005-12-27 Infineon Technologies Ag Memory and method for employing a checksum for addresses of replaced storage elements
US6490209B1 (en) 2001-10-02 2002-12-03 Infineon Technologies Richmond, Lp Memory employing multiple enable/disable modes for redundant elements and testing method using same
US7131039B2 (en) * 2002-12-11 2006-10-31 Hewlett-Packard Development Company, L.P. Repair techniques for memory with multiple redundancy
US7064990B1 (en) * 2005-02-09 2006-06-20 International Business Machines Corporation Method and apparatus for implementing multiple column redundancy for memory
US7310278B2 (en) * 2006-05-04 2007-12-18 International Business Machines Corporation Method and apparatus for in-system redundant array repair on integrated circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260902A (en) * 1991-05-30 1993-11-09 Integrated Device Technology, Inc. Efficient redundancy method for RAM circuit
US5287310A (en) * 1990-10-09 1994-02-15 Texas Instruments Incorporated Memory with I/O mappable redundant columns
US5301153A (en) * 1992-06-03 1994-04-05 Mips Computer Systems, Inc. Redundant element substitution apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471472A (en) * 1982-02-05 1984-09-11 Advanced Micro Devices, Inc. Semiconductor memory utilizing an improved redundant circuitry configuration
US4601019B1 (en) * 1983-08-31 1997-09-30 Texas Instruments Inc Memory with redundancy
US5295101A (en) * 1992-01-31 1994-03-15 Texas Instruments Incorporated Array block level redundancy with steering logic

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287310A (en) * 1990-10-09 1994-02-15 Texas Instruments Incorporated Memory with I/O mappable redundant columns
US5260902A (en) * 1991-05-30 1993-11-09 Integrated Device Technology, Inc. Efficient redundancy method for RAM circuit
US5301153A (en) * 1992-06-03 1994-04-05 Mips Computer Systems, Inc. Redundant element substitution apparatus

Also Published As

Publication number Publication date
JP3655956B2 (ja) 2005-06-02
US5666312A (en) 1997-09-09
JPH08212795A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
US6212112B1 (en) Method to verify the integrity of the decoding circuits of a memory
US5295101A (en) Array block level redundancy with steering logic
US4473895A (en) Semiconductor memory device
KR100630519B1 (ko) 디멘젼프로그램가능퓨즈뱅크및그것의제조방법
US11621050B2 (en) Semiconductor memory devices and repair methods of the semiconductor memory devices
US5920512A (en) Dynamic address remapping decoder
US4654830A (en) Method and structure for disabling and replacing defective memory in a PROM
EP0689695A1 (en) Fault tolerant memory system
US6333887B1 (en) Circuits and methods for selectively coupling redundant elements into an integrated circuit
US20050265115A1 (en) Compact decode and multiplexing circuitry for a multi-port memory having a common memory interface
US4691300A (en) Redundant column substitution architecture with improved column access time
US4488298A (en) Multi-bit error scattering arrangement to provide fault tolerant semiconductor static memories
KR100384610B1 (ko) 집적회로랜덤액세스메모리
US6208569B1 (en) Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device
JP3215919B2 (ja) メモリ管理
US20080291760A1 (en) Sub-array architecture memory devices and related systems and methods
US6515920B2 (en) Semiconductor data storing circuit device, method of checking the device and method of relieving the device from defective cell
US6072735A (en) Built-in redundancy architecture for computer memories
US6909624B2 (en) Semiconductor memory device and test method thereof
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
EP4009327A1 (en) Memory with fuse pins shared by multiple-type repairs
US6377492B1 (en) Memory architecture for read and write at the same time using a conventional cell
US5982680A (en) Semiconductor memory
US7196952B1 (en) Column/sector redundancy CAM fast programming scheme using regular memory core array in multi-plane flash memory device
US6249466B1 (en) Row redundancy scheme

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 13

EXPY Expiration of term