KR910013823A - 데이터 버스 확장회로 - Google Patents
데이터 버스 확장회로 Download PDFInfo
- Publication number
- KR910013823A KR910013823A KR1019890019582A KR890019582A KR910013823A KR 910013823 A KR910013823 A KR 910013823A KR 1019890019582 A KR1019890019582 A KR 1019890019582A KR 890019582 A KR890019582 A KR 890019582A KR 910013823 A KR910013823 A KR 910013823A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- data bus
- strobe
- expansion circuit
- enable
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 개략적인 구성을 나타낸 블록도,
제2도는 본 발명의 세부적인 구성을 나타낸 회로도,
제3도는 제1도의 부분의 타이밍도.
Claims (1)
- 제어기로부터 어드레스 인에이블 신호와 스트로브 신호가 입력되는 앤드게이트(A1)와 두 개의 D플립플롭(U1,U2) 및 상기 D플립플롭(U1,U2)에 연결된 앤드게이트(A2,A3)로 구성된 카운터 인에이블 수단(11), 각각 한 개씩의 16진 카운터(U3,U5)와 3/8 디코더(U4,U6)로 구성되며 인에이블 신호와 스트로브(STB)신호 및 마스터 리셋(MR)신호로 상기 카운터 인에이블 수단(11)과 연결된 두 개의 다중 단안정 회로(12,13), 및, 상기 2개의 다중 단안정 회로(12,13)의 출력단(Y7)에 입력단이 연결되어 상기 제어기로부터 들어오는 스트로브 신호에 대한 응답신호로서 데이터수단과 다음 데이터를 받을 준비가 되어 있음을 알리는 레디(RDY) 신호를 출력하는 앤드 게이트(A4)로 구성되어, 8비트 데이터 버스를 16비트 데이터버스로 확장하는 것을 특징으로 하는 데이터 버스 확장회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019582A KR920005015B1 (ko) | 1989-12-27 | 1989-12-27 | 데이터 버스 확장회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019582A KR920005015B1 (ko) | 1989-12-27 | 1989-12-27 | 데이터 버스 확장회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013823A true KR910013823A (ko) | 1991-08-08 |
| KR920005015B1 KR920005015B1 (ko) | 1992-06-22 |
Family
ID=19293714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890019582A KR920005015B1 (ko) | 1989-12-27 | 1989-12-27 | 데이터 버스 확장회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920005015B1 (ko) |
-
1989
- 1989-12-27 KR KR1019890019582A patent/KR920005015B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005015B1 (ko) | 1992-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002148A (ko) | 반도체 집적회로 장치 | |
| KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
| KR860003556A (ko) | 인터럽트 제어 시스템 | |
| KR970059947A (ko) | 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법 | |
| KR960020510A (ko) | 줄길이복호화기 | |
| KR920001552A (ko) | 반도체 메모리 장치의 다중 비트 병렬 테스트방법 | |
| KR850001566A (ko) | 마이크로 컴퓨터 | |
| KR920002393A (ko) | 자동차용 입력인터페이스 | |
| KR850003479A (ko) | 반도체 집적 회로 | |
| KR840005575A (ko) | 비동기 버스 멀티프로세서(multiprocessor:다중처리장치) 시스템 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR910013823A (ko) | 데이터 버스 확장회로 | |
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| KR900016861A (ko) | 프롬(Programmable ROM) 내장 마이크로 컴퓨터 | |
| KR840003854A (ko) | 상호 변경 가능 인터페이스 회로장치 | |
| KR910006855A (ko) | 인터럽트 제어회로 | |
| KR940027383A (ko) | 버스 다중화 회로 | |
| KR910013712A (ko) | 순차 버스용 클럭 장치 | |
| KR910021042A (ko) | 타이머 시스템 | |
| SU694897A1 (ru) | Посто нное запоминающее устройство | |
| KR910005293A (ko) | 양방향성 입출력구조를 가지는 집적소자 | |
| SU1464158A1 (ru) | Устройство динамического приоритета | |
| KR920013078A (ko) | 보드 삽입상태 판별회로 | |
| KR930020843A (ko) | 클럭신호 선택회로 | |
| KR970012074A (ko) | 레지스터 세트 방법 및 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980313 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |