KR910012915A - 소프트웨어 예정 기법을 사용한 파이프라인 브레이크 최소화 프로세스 - Google Patents

Abstract

내용 없음.

Description

소프트웨어 예정 기법을 사용한 파이프라인 브레이크 최소화 프로세스

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제6도는 본 발명의 제1서브-프로세스 구성요소에 주어진 상세한 플로우챠트.

제8도는 파이프라인 브레이크를 방지하도록 본 발명에 따라 기록된 파이프 라인내의 명령을 나타내는 표로서 제1도와 유사한 도면.

Claims (6)

1. 파이프라인 브레이크를 최소화시키도록 파이프라인식 아키텍쳐 프로세서에 사용을 위해 콤파일 프로그램의 명령 순서를 예정하는 프로세스에 있어서, A)명령 버퍼내에 이미 있는 명령의 표시와 관련하여 프로세스될 새로운 명령의 표시를 수신하도록 명령을 설정하는 단계; B)프로세스될 명령이 남아 있는 경우, 새로운 명령을 호출하고 상기 프로세스를 종결하는 단계; C)상기 새로운 명령이 프로세서되도록 그 메모리 및 레지스터의 사용과 관련하여 상기 명령상에 정보를 제공하는 어트리뷰트 필드를 설정하는 단계; D)상기 새로운 명령의 어트리뷰트 필드와 버퍼내에 표시된 명령의 어트리뷰트 필드 사이의 불일치를 확인하도록 그들을 논리적으로 비교하는 단계; E) 상기 단계 D)에서 불일치가 없는 것으로 확인되는 경우 단계 F)로 진행하는 단계; F)버퍼내에 표시된 최구의 명령을 목적 모듈로 전송하고, 새로운 명령의 표시를 상기 버퍼내로 인입시키는 단계 G)상기 단계 B)로 복귀하는 단계; H)상기 단계 D)에서 불일치가 없는 것으로 확인되는 경우 단계 I)로 진행하는 단계 I)버퍼내에 존재하는 최신의 명령을 버퍼내의 앞쪽의 위치로 전송될 캔리테이트 Im으로서 지정하는 단계; J)명령 Im과 In의 버퍼내의 위치가 안전하게 교환될 수 있는지 여부를 판단하도록 Im보다 앞족의 위치에 있는 버퍼내에 표시된 명령중 하나인 In의 어트리뷰트 필드와 Im의 어트리뷰트 필드를 대칭적으로 비교하는 단계; K)Im과 In이 안전하게 교환될 수 있는 경우, Im이 버퍼내에서 아직도 앞쪽으로 전송될 수 있는지 여부를 판단하도록 상기 교환을 효과적으로 하여 단계 J)로 복귀하는 단계; 및, L)Im과 In이 안전하게 교환될 수 없는 경우 또는 In으로서 지정을 하기 위한 명령이 버퍼내에 없는 경우 단계 F)로 진행하는 단계를 포함하는 것을 특징으로 하는 프로세스.
2. 제1항에 있어서, 상기 단계 C)는 어드레싱 수행될 수 있는 즉, 레지스터가 사용되는 방식, 레지스터가 사용되고, 레지스터가 수정되는 방식 및 예정 프로세스가 적용되는 소정의 컴퓨터 프로세서의 레퍼터리내에 레지스터가 각 명령에 대해 수정되는 방식의 인코드 묘사를 포함하는 명령 어트리뷰트 테이블의 내용을 액세싱함으로써 이루어지는 것을 특징으로 하는 프로세스.
3. 제1항에 있어서, 중간 단계 G)와 B)는 M) 버퍼내에 방급 인입된 새로운 명령이 제어의 전달인지 여부를 판단하는 단계; N)상기 단계 M)에서의 판단이 제어의 전달인 경우 목적 모듈로 버퍼를 플러슁하여 단계 B)로 진행하는 단계; 및 O)상기 단계 M)에서의 판단이 제어의 전달이 아닌 경우 단계 B)로 진행하는 단계를 추가로 포함하는 것을 특징으로 하는 프로세서.
4. 제2항에 있어서, 상기 중간 단계 G)와 B)는 M)버퍼내에 방금 인입된 새로운 명령이 제어의 전달인지 여부를 판단하는 단계; N)상기 단계M)에서의 판단이 제어의 전달인 경우 목적모듈로 버퍼를 플러슁하여 단계 B)로 진행하는 단계 및, O)상기 단계 M)에서의 판단이 제어의 전달이 아닌 경우 단계 B)로 진행하는 단계로 추가로 포함하는 것을 특징으로 하는 프로세스.
5. 제3항에 있어서, 단계N)동안, 그 적정한 시간에서 상기 프로세스의 재진입을 위해 수신지 라벨이 발생되는 것을 특징으로 하는 프로세스.
6. 제4항에 있어서, 단계N)동안, 그 적정한 시간에서 상기 프로세서의 재진입을 위해 수신지 라벨이 발생되는 것을 특징으로 하는 프로세스.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.