JPS62282332A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に分岐命令直後のアド
レスをレジスタに書込む必要のある分岐命令による分岐
後、すぐに前記分岐命令直後のアドレスを使用する命令
があった場合の競合による′・クイプラインの乱れを減
少させた情報処理装置に関する。

〔従来の技術〕

従来、この種の情報処理装置はパイプライン処理方式を
採用しているために９分岐命令直後のアドレスをし・ノ
スタに書込む必要のある分岐命令による分岐後、すぐに
前記分岐命令直後のアドレスを用いてアドレス修飾する
命令があった場合、前記分岐命令直後のアドレスがレジ
スタに書込まれるまで待たされるために遅れを生じてい
た。

従来の技術としては、汎用レジスタをアドレス計算に用
いる場合は、汎用レジスタの演算を演算処理部とは別に
してアドレス計算を行なうものがある。（例えば特公昭
５７−９０８８参照）〔発明が解決しようとする問題点
〕 上述した従来の情報処理装置は・ぐイブライン処理方式
を採用しているために２分岐命令直後のアドレスをレジ
スタに書込まなければならない分岐命令により分岐した
後、すぐに、前記分岐命令直後のアドレスを必要とする
命令があった場合、前記分岐命令直後のアドレスがレジ
スタに書込まれるまでアドレス計算を待たなければなら
ず、そのために・２イブラインの流れを乱し遅れを生じ
させていた。

〔問題点を解決するための手段〕

本発明によると先行制御部と演算実行部とを備え且つ分
岐命令直後のアドレスを汎用レジスタに書込む分岐命令
を持つ情報処理装置において、前記命令カウンタの値と
、前記分岐命令の命令語長との加算を行なう加算手段と
、該加算の結果をレジスタファイルに直接書込む手段と
、前記分岐命令に後続する命令が前記分岐命令が更新す
る汎用レジスタをアドレス修飾に使用するか否かを検出
する検出手段と、該検出手段によりアドレス修飾に使用
することを検出されたとき後続命令のアドレス計算のた
め前記加算手段により加算された結果を前記レジスタフ
ァイルより取り出す手段を含むことを特徴とする情報処
理装置が得られる。

〔実施例〕

次に２本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック構成図である。図
において１は先行制御部、２は記憶部。

３は演算実行部である。

先行制御部１は命令を記憶部２より読出し、解読し、必
要ならばアドレス計算によりオペランドアドレスを求め
、オペランｒを記憶装置より読出し、操作コード、オペ
ランド、その他の情報を作成し、演算実行部３に転送す
る。演算実行部３は先行制御部１で設定した内容によっ
て演算を行ない、各種レジスタやステータス又は記憶装
置の更新を行なう。

先行制御部１において、命令し・ゾスタ１１のある決っ
たビット位置によって汎用レジスタファイル１４から汎
用レジスタの内容を読み出す。ＲＸタイプの命令では汎
用レジスタファイル１４のＲ２＋Ｒ３によりインデ、ク
ス、ベースをそれぞれ読み出し、各々をインデックスレ
ジスタ２０゜ペースレジスタ２１にセットする。更に、
命令により指定されるディスブレースメンドアドレスを
ディスプレースメントンノスタ２２にセットする。

その後、これらインデ、クスレゾスタ２０．ベースレ・
ノスタ２１．ディスプレースメントレジスタ２２の値を
アドレス生成装置２３により加算して、第２オペランド
アドレスを求める。このアドレスは記憶部２に送られ、
第２オ被ランドが読出され、第２オペランドが演算実行
部３に送られる。

第１オペランドは汎用レジスタファイル１４のＲ１よシ
読み出され、演算実行部３に送られる。

命令カウンタ用アダー２５は命令カウンタ２４の値と命
令語長Ｎとを加算するためのものである。

ところで１分岐命令直後のアト“レスをレジスタに書込
む必要のある分岐命令が来ると、命令カウンタ用アダー
２５によって命令カウンタ２４の値μ＃うＰ＾１１古会
仝語写Ｎ）を加算１．だ結早をレジスタに書込まなけれ
ばならないが、この値がレジスタに書込まれるには、ノ
クイグライン方式の関係上。

先行制御部１から記憶部２．演算実行部３．を通った後
になるため、その間に前記分岐命令直後のアドレスを必
要とする命令があった場合、従来は前記分岐命令直後の
アドレスがレジスタに書込まれるまで待たなければなら
ず、そのために遅れを生じていた。

そこで、この遅れを減少させるために９本発明では、前
記分岐命令直後のアドレスを命令カウンタ用アダー２５
で加算し、前記分岐命令直後のアドレスを演算実行部３
へ送る前に、レジスタファイル１５へ書込んでおく。そ
してこの分岐命令があった後２本来のレジスタ１４に前
記分岐命令直後のアドレスが書込まれるまでは、比較判
定部１２によって前記分岐命令が更新する汎用レジスタ
をアドレス修飾に使用するかどうかを検出し。

もし、使用するならば、レジスタファイル１５から前記
分岐命令直後のアドレスを読出して、アドレス計算が直
ちに行なえるようにする。

またフラグレジスタ１６は前記分岐命令直後のアドレス
を書込むために更新される汎用レジスタ番号を保持して
おくだめのものであシ、前記比較判定部１２からの情報
をもとにデコーダ１３によってデコードされ、その情報
によりセレクタ１７〜１９が制御される。

〔発明の効果〕

以上説明したように１本発明は分岐命令直後のアドレス
をレジスタに書込む必要のある分岐命令による分岐後、
すぐに、前記分岐命令直後のアドレスを使用する命令が
あった場合、命令カウンタ用アダーにより前記分岐命令
直後のアドレスを計算した後その結果を演算実行部に送
る前にレジスタファイルに書込むことにより、上記演算
実行部の実行の完了を待つことなく、その結果を必要と
する命令のアドレス計算を行なうことができるために、
アドレス計算の遅れを改善することができる。

以下余白

【図面の簡単な説明】

第１図は本発明の一実施例を示す情報処理装置の概略ブ
ロック図である。 １・・・先行制御部、１１・・・命令レジスタ、１２・
・・比較判定部、１３・・・デコーダ、１４．１５・・
・汎用レジスタファイル、１６・・・フラグレジスタ、
１７〜１９・・・セレクタ、２０・・・インデックスレ
ジスタｔ２１・・・ベースレジスタ、２２・・・ディス
プレースメントレジスタ、２３・・・アドレスアダー、
２４・・・命令カウンタ、２５・・・命令カウンタ用ア
ダー、２・・・記憶部、３・・・演算実行部。

Claims (1)

【特許請求の範囲】
1. １、先行制御部と演算実行部とを備え且つ分岐命令直後
   のアドレスを汎用レジスタに書込む分岐命令を持つ情報
   処理装置において、前記命令カウンタの値と前記分岐命
   令の命令語長との加算を行なう加算手段と、該加算の結
   果をレジスタファイルに直接書込む手段と、前記分岐命
   令に後続する命令が前記分岐命令が更新する汎用レジス
   タをアドレス修飾に使用するか否かを検出する検出手段
   と、該検出手段によりアドレス修飾に使用することを検
   出したとき、後続命令のアドレス計算のため前記加算手
   段により加算された結果を前記レジスタファイルより取
   り出す手段を含むことを特徴とする情報処理装置。