KR850002910A - 데이타 처리 시스템 - Google Patents

데이타 처리 시스템 Download PDF

Info

Publication number
KR850002910A
KR850002910A KR1019840005419A KR840005419A KR850002910A KR 850002910 A KR850002910 A KR 850002910A KR 1019840005419 A KR1019840005419 A KR 1019840005419A KR 840005419 A KR840005419 A KR 840005419A KR 850002910 A KR850002910 A KR 850002910A
Authority
KR
South Korea
Prior art keywords
instruction
word
fetched
execution
execution unit
Prior art date
Application number
KR1019840005419A
Other languages
English (en)
Other versions
KR920004433B1 (ko
Inventor
졸노스키 존 (외 2)
Original Assignee
빈센트 제이. 로우너
모터로라 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 제이. 로우너, 모터로라 인코오포레이티드 filed Critical 빈센트 제이. 로우너
Publication of KR850002910A publication Critical patent/KR850002910A/ko
Application granted granted Critical
Publication of KR920004433B1 publication Critical patent/KR920004433B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3816—Instruction alignment, e.g. cache line crossing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

내용 없음

Description

데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 가상 메모리 지향성(oriented)프로세서에 사용되는 본 발명의 블록 다이아 그램. 제3도는 여러 명령 어장에 대한 인출 및 확인 패턴을 보여주는 도면. 제4도는 본 발명의 명령 실행유니트의 확인 및 고장 메카니즘(fault mechanism)을 실시하는데 쓰이는 회로를 표시한 논리 다이아 그램.

Claims (6)

  1. 명령 실행 유니트와, 메모리로 부터 명령 실행 유니트로 명령 워드를 표시하는 데이타 세그먼트를 제공하기 위한 n스테이지 파이프라인을 포함한 데이타 프로세서로서, 현재 실행중인 명령에 뒤이어 실행될 명령 워드를 우선인출하고, 우선인출된 명령 워드를 포함한 명령 실행시에 우선 인출된 명령의 타당성을 확인하기 위한 수단과, 명령 실행 유니트가 부당한 명령의 실행이 시작되는 때에만 고장 상태를 지연시키는 수단을 포함하는 것을 특징으로 한 데이타 프로세서.
  2. 제1항에 있어서, 명령 워드를 우선 인출 하기위한 수단은 마이크로 명령 시퀀서를 포함하는 것을 특징으로 한 데이타 프로세서.
  3. 제2항에 있어서, 명령은 1명령 워드이상을 포함하고, 고장 상태는 다중명령 워드의 처음 워드 실행을 시작할 때 취해지는 것을 특징으로 한 데이타 프로세서.
  4. 명령 실행 유니트와, 메모리로 부터 명령 실행 유니트로 명령 워드를 표시하는 데이타 세그먼트를 제공하기 위한 n스테이지 파이프라인을 포함한 데이타 프로세서에서, 명령 인출 고장을 표시하기 위한 방법에 있어서, 현재 실행중인 명령에 뒤이어 실행될 명령 워드를 우선 인출하는 단계와, 우선 인출된 명령 워드를 포함한 명령의 실행시에 우선 인출된 명령 워드의 타당성을 확인하는 단계와, 명령 실행 유니트가 부당한 명령의 실행이 시작되는 때에만 고장 상태를 지연 시키는 단계를 포함한 명령인출 고장을 표시하기 위한 방법.
  5. 제4항에 있어서, 명령 워드의 우선 인출은 선행 명령 워드의 실행의 일부로서 달성되는 것을 특징으로 한 명령인출 고장을 표시하기 위한 방법.
  6. 제4항에 있어서, 우선 인출된 워드의 타당성은, 우선 인출된 워드가 명령 실생의 일부인때만 확인되는 것을 특징으로 한 명령인출 고장을 표시하기 위한 방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840005419A 1983-09-12 1984-09-04 데이타 처리 시스템 KR920004433B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53082083A 1983-09-12 1983-09-12
US530820 1983-09-12

Publications (2)

Publication Number Publication Date
KR850002910A true KR850002910A (ko) 1985-05-20
KR920004433B1 KR920004433B1 (ko) 1992-06-05

Family

ID=24115123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840005419A KR920004433B1 (ko) 1983-09-12 1984-09-04 데이타 처리 시스템

Country Status (6)

Country Link
EP (1) EP0155275B1 (ko)
JP (1) JPH061441B2 (ko)
KR (1) KR920004433B1 (ko)
DE (1) DE3477616D1 (ko)
SG (1) SG54691G (ko)
WO (1) WO1985001368A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3785897T2 (de) * 1986-02-28 1993-09-30 Nec Corp Steuervorrichtung zum vorabruf von befehlen.
US8249140B2 (en) 2005-12-30 2012-08-21 Intel Corporation Direct macroblock mode techniques for high performance hardware motion compensation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1059639A (en) * 1975-03-26 1979-07-31 Garvin W. Patterson Instruction look ahead having prefetch concurrency and pipe line features
GB1515376A (en) * 1975-07-09 1978-06-21 Int Computers Ltd Data storage systems
DE2557787C2 (de) * 1975-12-22 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Vorausladeeinrichtung zum mikroprogrammierten und verdeckten Bereitstellen von Maschinenbefehlen unterschiedlichen Formats in einem Prozessor eines datenverarbeitenden Systems
US4181934A (en) * 1976-12-27 1980-01-01 International Business Machines Corporation Microprocessor architecture with integrated interrupts and cycle steals prioritized channel
JPS5931325B2 (ja) * 1977-08-24 1984-08-01 文二 萩原 経皮酸素測定用電極装置
US4298927A (en) * 1978-10-23 1981-11-03 International Business Machines Corporation Computer instruction prefetch circuit
US4253147A (en) * 1979-04-09 1981-02-24 Rockwell International Corporation Memory unit with pipelined cycle of operations
JPS55166744A (en) * 1979-06-13 1980-12-26 Fujitsu Ltd Data processor
JPS56127248A (en) * 1980-03-11 1981-10-05 Toshiba Corp Operation controller
JPS5760441A (en) * 1980-09-30 1982-04-12 Fujitsu Ltd Information processing equipment
JPS57185545A (en) * 1981-05-11 1982-11-15 Hitachi Ltd Information processor

Also Published As

Publication number Publication date
JPS60502230A (ja) 1985-12-19
JPH061441B2 (ja) 1994-01-05
SG54691G (en) 1991-08-23
EP0155275B1 (en) 1989-04-05
WO1985001368A1 (en) 1985-03-28
EP0155275A1 (en) 1985-09-25
DE3477616D1 (en) 1989-05-11
EP0155275A4 (en) 1986-04-15
KR920004433B1 (ko) 1992-06-05

Similar Documents

Publication Publication Date Title
US8516224B2 (en) Pipeline replay support for multicycle operations
KR920001321A (ko) 고속 프로세서에서의 브랜치 처리 방법 및 장치
KR900012155A (ko) 데이타 처리 시스템
KR870000643A (ko) 쌍방향성 분기 예상 및 최적화방법 및 장치
JPS57196357A (en) Data processor
KR930016884A (ko) 데이터 처리장치
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
KR950009454A (ko) 다중 실행 장치 처리 시스템 상태의 선택적 저장방법 및 시스템
KR850002910A (ko) 데이타 처리 시스템
JPS5580158A (en) False fault generation control system
EP1177499B1 (en) Processor and method of executing instructions from several instruction sources
KR840005226A (ko) 데이타 처리장치에 있어서의 타이밍 제어방식
JPS6312030A (ja) 情報処理装置のエラ−処理機構
JPH06124207A (ja) サブルーチン分岐命令実行方法
JPS578851A (en) Parallel processing system
JP2979108B2 (ja) データ処理装置における非同期処理の同期化方式
JPS57199052A (en) Data processing device
JPS55131853A (en) Control method for multiple-system electronic computer
JP2946507B2 (ja) コンピュータ
JPS6052449B2 (ja) 割込み処理方式
KR930001640A (ko) 프로세서 테스트 방법
KR880004383A (ko) 마이크로 프로세서 시스템
JPS5525192A (en) Illegal processing system for option instruction
JPS6012656B2 (ja) リトライ制御方式
JPS61161509A (ja) 高速シ−ケンス演算方式及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030417

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee