KR910010878A - 램 베이스 이벤트 카운터 방법 및 장치 - Google Patents

램 베이스 이벤트 카운터 방법 및 장치 Download PDF

Info

Publication number
KR910010878A
KR910010878A KR1019900018301A KR900018301A KR910010878A KR 910010878 A KR910010878 A KR 910010878A KR 1019900018301 A KR1019900018301 A KR 1019900018301A KR 900018301 A KR900018301 A KR 900018301A KR 910010878 A KR910010878 A KR 910010878A
Authority
KR
South Korea
Prior art keywords
signal
event
count value
count
address
Prior art date
Application number
KR1019900018301A
Other languages
English (en)
Other versions
KR0155368B1 (ko
Inventor
에스.슐츠 페리
로버트 햄스트라 제임스
Original Assignee
존 지, 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지, 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지, 웨브
Publication of KR910010878A publication Critical patent/KR910010878A/ko
Application granted granted Critical
Publication of KR0155368B1 publication Critical patent/KR0155368B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86—Event-based monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Abstract

내용 없음

Description

램 베이스 이벤트 카운터 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 메모리 베이스 이벤트 카운터 시스템(memory based event counter system)의 블록 다이아그램.
제2도는 본 발명의 N-비트 저장 레지스터 및 우선순위 디코더(priority decoder)의 블록 다이아그램.
제3도는 제2도에 도시된 N-비트 저항 레지스터의 블록 다이아그램.

Claims (32)

  1. 복수개의 계수값이 액세스(access)되는 우선 순위를 청하고, 각각의 계수값이 하나의 이벤트와 연관된 복수개 이벤트의 발생회수를 카운트하는 시스템에 있어서, 그 각각이 이벤트들중의 미리 선택된 하나의 발생을 표시하는 복수개의 데이타 신호를 저장하고, 각각의 카운트 신호가 하나의 이벤트와 연관되어 있는 , 카운트 될 이벤트를 표시하는 복수개의 카운트 신호를 발생시키는 제1수단, 각각의 계수값이 해당 어드레스 장소에 저장되는, 복수개의 어드레스 장소를 지니는 메모리 디바이스, 해당 어드레스 장소에 저장된 계수값을 액세스 시키는 어드레스 신호 발생용 수단, 카운트 신호와 연관된 계수값이 액세스될 우선 순위를 정하고, 제1의 어드레스 신호가 제1의 우선순위를 지니는 계수 값의 어드레스 장소에 해당하도록 계수값이 액세스되는 우선 순위에 근거하여 제1의 어드레스 신호를 발생시키는 수단, 액세스된 계수값을 증분시키고 액세스된 계수값을 대체계수값으로 대체시키는 수단 및, 카운터 신호 갱신용 피드백 신호 발생 수단을 포함하는 시스템.
  2. 제1항에 있어서, 저장용의 제1수단은 복수개의 레지스터를 포함하여 이들 각각이 테이타 신호중 미리 선택된 하나를 저장하고 각각의 레지스터들은 카운트 신호중 하나를 발생시키는 시스템.
  3. 제1항에 있어서, 카운트 신호는 2진수 신호이고, 이벤트가 카운트되도록 하는 것을 지시하는 카우트 신호는 제1의 논리 상태를 지니며, 우선순위용 수단은 제1의 논리 상태를 지니는 카운트 신호를 우선화하여 여기에 우선 순위를 할당하며, 어드레스 신호 발생용 수단은 계수값에 할당된 우선순위에 응답성이 있는 수단을 포함함으로써 , 제1의 어드레스 신호는 제1의 우선순위를 지닌 카운트 신호와 연관된 이벤트카우관련이 있는 계수값을 어드레스 시키는 시스템.
  4. 제1항에 있어서, 메모리 디바이스는 랜돔 액세스 메모리인 시스템.
  5. 제1항에 있어서, 카운트 신호는 저장용의 제1수단에 저장된 데이타 신호와 등가인 (equivalent)시스템.
  6. 제1항에 있어서, 어드레스 신호 발생용 수단은 어드레스 신호를 발생시키도록 시스템에 의해 수신된 외부 어드레스 신호와 제1의 어드레스 신호 사이에서 선택용 수단을 포함하고, 피드백 신호는 제1의 어드레스 신호가 선택될 때 카운트 신호를 갱신(update)시키는 시스템.
  7. 제6항에 있어서,메모리 디바이스를 어드레스 시키기에 앞서 어드레스 신호 저장용의 제2수단을 포함하는 시스템.
  8. 제7항에 있어서, 액세스된 계수값 저장용의 제3수단 및, 제3의 저장 수단에서 액세스된 계수값 독출용 수단을 포함하는 시스템.
  9. 제1항에 있어서, 피드백 신호는 제1의 어드레스 신호에 등가인 시스템.
  10. 제6항에 있어서, 선택된 어드레스 신호는 제1의 어드레스 신호인 신스템.
  11. 제1항에 있어서, 대체 계수값(replacement count vaule)은 액세스된 계수값인 시스템.
  12. 제1항에 있어서, 대체 계수값은 증분된 계수값인 시스템.
  13. 제1항에 있어서, 액세스된 계수값은 제1의 우선순위를 지닌 계수값인 시스템.
  14. 제6항에 있어서, 대체 계수값은 시스템에 의해 수신된 외부 계수값인 시스템.
  15. 제1항에 있어서, 피드백 신호는 카운트 신호를 갱신하여, 제1의 우선순위를 지니는 계수값에 해당하는 이벤트가 선택되었음을 지시하는 시스템.
  16. 복수개 이벤트 각각의 발생 회수 카운트용의 시스템에 있어서, 최소한 제1의 이벤트 및 제2의 이벤트가 존재하고, 각각의 이벤트는 이와 연관된 계수값을 지니며, 각각의 데이타 신호는 하나의 이벤트와 연관이 있으며 하나의 미리 선택된 이번트 발생을 지시하고, 재생 신호(refresh signal)는 하나의 이벤트가 카운트되는 것을 지시하는데 있어서, 복수개의 데이타 신호 및 카운트될 이벤트를 지시하는 이벤트 신호 발생용의 재생신호에 응답성이 있는 수단,각각의 계수값이 저장용의 제1수단내 해당 어드레스 장소에 저정되는데 있어서, 각각의 이벤트와연관된 계수값 저장용의 제1수단, 카운트될 이벤트와 연관된 계수값이 증분되는 순서의 우선순위를 정하고, 우선순위화된 계수값을 액세스시키는 액세스신호를 발생시키는 이벤트 신호에응답성을 지닌 수단, 액세스된 계수값 증분용 수단 및,우선순위화된 계수값과 연관된 이벤트가 카운트 되었음을 반영하는 갱신 신호 발생용 수단등을 포함하는 시스템.
  17. 제16항에 있어서, 액세스된 계수값 저장용의 제2수단을 포함하는 시스템.
  18. 제16항에 있어서, 복수개의 데이타 신호에 응답성이 있는 수단은 데이타 신호를 저장하고, 재생 신호는 액세스된 계수값에 해당하는 이벤트가 증분되었음을 반영하도록 저장된 데이타 신호를 갱신시키는 시스템.
  19. 제16항에 있어서, 각각의 카운트될 이벤트는, 액세스 신호가 최우선순위를 지니고 카운트될 이벤트와 연관된 계수값에 최우선 순위를 허여하도록, 이것과 연관된 우선순위를 지니고, 재생신호는 데이타 신호에 응답성이 있는 수단이 재생신호를 수신한 후에 액세스된 계수값과 연관된 이벤트가 카운트 되었음을 지시하고, 발생된 이벤트 신호는 액세스된 계수값과 연관된 이벤트가 카운트되었음을 반영하는 시스템.
  20. 제16항에 있어서,저장용의 제1수단은 랜돔 액세스 메모리인 시스템.
  21. 제16항에 있어서, 데이타 신호에 응답성이 있는 수단은 복수개의 레지스터를 포함하고, 각각의 레지스터는 하나의 데이타 신호와 연관된 시스템.
  22. 제16항에 있어서, 제1의 논리상태를 지니는 단일의 비트신호가, 최우선순위를 지니는 계수값이 저장되는 곳인 저장용 제1수단내의 위치를 어드레스 시키도록, 액세스 신호는 제1또는 제2의 논리 상태를 지니는 복수개의 단일 비트 신호로 구성된 시스템.
  23. 복수개의 이벤트 발생 회수 카운트용 시스템에 있어서, 각각의 이벤트는 이와 연관된 계수값을 지니고, 각각의 계수값이 저장용 수단내 해당 위치에 저장되도록 하는 복수개의 계수값 저장 수단, 발생되었고 카운트될 이벤트를 지시하는 복수개의 데이타 신호를 동시에 수신하는 수단, 카운트될 이벤트와 연관된 계수값이 증분될 순서에 우선 순위를 정하는 수단, 미리 선택된 하나의 계수값을 저장용 수단내에 액세스 시키는 액세스 신호 발생용 수단, 액세스된 카운터와 연관된 액세스 계수값 증분용 수단 및 증분된 계수값과 연관된 이벤트가 최초로 선택되었음을 지시하도록 동시 수신용 수단에 의해 수신된 데이타 신호를 재생시키는 재싱신호 발생용 수단등을 포함하는 수단.
  24. 제 23항에 있어서, 액세스된 계수값에 해당하는 장소내에 증분된 계수값을 저장하는 수단을 포함하는 시스템.
  25. 복수개 이벤트의 발생 회수 카운트용 방법에 있어서, 각각의 이벤트는 이와 연관된 계수값을 지니고, 복수개의 계수값을 저장용 수단내 해당 위치에 저장하는 단계, 발생하였고 카운트될 이벤트를 지시하는 복수개의 데이타신호를 수신하는 단계, 카운트될 이벤트와 연관된 계수값이 증분될 순서를 우선순위화시키는 단계, 미리 선택된 하나의 계수값을 저장용 수단내에 액세스 시키는 액세스 신호 발생 단계, 액세스된 카운터와 연관된 액세스 계수값을 중분시키는 단계 및 증분될 계수값과 연관된 이벤트가 최초로 선택되었음을 지시하도록, 수신된 데이타 신호를 재생시키는 재생 신호 발생 단계등을 포함하는 방법.
  26. 제25항에 있어서, 증분된 계수값을 액세스된 계수값에 해당하는 위치에 저장하는 단계를 포함하는 방법.
  27. 복수개 이벤트 각각의 발생회수를 카운트하는 방법에 있어서, 최소한 제1의 이벤트 및 제2의 이벤트가 있고, 각각의 이벤트는 그것과 연관된 카운터를 지니며 각각의 카운터는 그와 연관된 계수값을 지니고, (A)각각의 데이타 신호는 하나의 디벤트와 연관되어있으며 카운터될 이벤트들중 미리 선택된 하나의 이벤트 발생을 지시하는데 있어서, 복수개의 데이타 신호 및 수신된 재생신호에 응답하여 카운트될 이벤트를 지시하는 이벤트신호 발생단계,(B)각각의 이벤트와 연관된 계수값을 저장용 제1수단내 해당 어드레스 위치에 저장하는 단계, (C)카운트된 이벤트의 연관된 계수값이 액세스되는 순서를 지시하고, 제1의 어드레스 위치가 제1의 우선순위를 지니는 계수값의 어드레스 위치에 해당하도록 계수값이 액세스되는 우선순위화된 순서에 근거한 제1의 어드레스신호 발생용의 우선순위 신호를 발생시키는 단계, (D)해당 어드레스 위치에 저장된 계수값을 어드레스 시키는 어드레스 신호 발생단계 (E)저장된 계수값을 액세스시키는 단계, (F)제1의 우선순위를 지니는 계수값에 해당하는 이벤트가 선택되었음을 지시하도록, 단계(A)에서 수신된 데이타 신호를 갱신시키는 재생 신호 발생 단계등을 포함하는 방법.
  28. 제27항에 있어서, (G)액세스된 계수값을 증분시키는 단계 및 (H)액세스된 계수값을 대체 계수값으로 대체시키는 단계를 포함하는 방법.
  29. 제27항에 있어서, 복수개의 데이타 신호 및 갱신신호에 응답하여 이벤트 신호를 발생하는 단계가, 복수개의 데이타 신호를 제2의 저장수단에 저장하는 단계 및 재생 신호에 응답하여 저장된 데이타 신호를 갱신하는 단계를 포함하는 방법.
  30. 제27항에 있어서, 단계 (C)에서 발생된 우선순위 신호가, 가장 높은 우선순위를 지니고 카운트 될 이벤트와 여관된 계수값에 가장 높은 우선순위를 허가하도록 각각의 이벤트를 그와 연관된 우선순위를 지니고, 단계 (A)에서 발생된 이벤트 신호는 단계 (E)에서 계수값과 연관된 이벤트가 선택되었음을 반영하도록, 단계 (F)에서 발생된 재생 신호는 계수값과 연관된 이벤트가 선택되었음을 지시하는 방법.
  31. 제27항에 있어서, 액세스된 계수값을 저장용의 제3수단내에 저장하는 단계를 포함하는 방법.
  32. 제27항에 있어서, 어드레스 신호를 발생시키도록 시스템에 의해 수신된 외부 어드레스 신호와 제1어드레스 신호사이에서 선택하는 단계를 포함하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900018301A 1989-11-14 1990-11-13 램을 기초로 하는 이벤트 계수 장치 및 그 계수 방법 KR0155368B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US436,212 1989-11-14
US07/436,212 US5089957A (en) 1989-11-14 1989-11-14 Ram based events counter apparatus and method
US436212 1989-11-14

Publications (2)

Publication Number Publication Date
KR910010878A true KR910010878A (ko) 1991-06-29
KR0155368B1 KR0155368B1 (ko) 1998-12-15

Family

ID=23731566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018301A KR0155368B1 (ko) 1989-11-14 1990-11-13 램을 기초로 하는 이벤트 계수 장치 및 그 계수 방법

Country Status (5)

Country Link
US (1) US5089957A (ko)
EP (1) EP0428047B1 (ko)
JP (1) JP3098769B2 (ko)
KR (1) KR0155368B1 (ko)
DE (1) DE69021687T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546592A (en) * 1989-06-26 1996-08-13 Ncr Corporation System and method for incrementing memory addresses in a computer system
US5426741A (en) * 1991-02-20 1995-06-20 Digital Equipment Corporation Bus event monitor
US7181637B2 (en) * 2003-12-02 2007-02-20 International Business Machines Corporation Packet processing system and method for a data transfer node with time-limited packet buffering in a central queue
US7849369B2 (en) * 2005-10-25 2010-12-07 Waratek Pty Ltd. Failure resistant multiple computer system and method
US20070260907A1 (en) * 2006-05-02 2007-11-08 Dixon Martin G Technique to modify a timer
US7461383B2 (en) * 2006-08-21 2008-12-02 International Business Machines Corporation Method and apparatus for efficient performance monitoring of a large number of simultaneous events
US20080127213A1 (en) * 2006-10-05 2008-05-29 Holt John M Contention resolution with counter rollover
US20080133690A1 (en) * 2006-10-05 2008-06-05 Holt John M Contention detection and resolution
US20080126503A1 (en) * 2006-10-05 2008-05-29 Holt John M Contention resolution with echo cancellation
US8095616B2 (en) * 2006-10-05 2012-01-10 Waratek Pty Ltd. Contention detection
US20080130631A1 (en) * 2006-10-05 2008-06-05 Holt John M Contention detection with modified message format
US8086805B2 (en) 2006-10-05 2011-12-27 Waratek Pty Ltd. Advanced contention detection
US20080250221A1 (en) * 2006-10-09 2008-10-09 Holt John M Contention detection with data consolidation
US8660234B2 (en) * 2008-07-31 2014-02-25 International Business Machines Corporation RAM based implementation for scalable, reliable high speed event counters
US8345816B1 (en) 2011-12-06 2013-01-01 International Business Machines Corporation RAM-based event counters using transposition
JP6347055B2 (ja) * 2014-03-28 2018-06-27 パナソニックＩｐマネジメント株式会社 不揮発性メモリ装置
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11200942B2 (en) * 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3353160A (en) * 1965-06-09 1967-11-14 Ibm Tree priority circuit
GB1215216A (en) * 1968-05-17 1970-12-09 Venner Ltd Improvements relating to integrated circuit chips
NL154023B (nl) * 1969-02-01 1977-07-15 Philips Nv Prioriteitscircuit.
US3599162A (en) * 1969-04-22 1971-08-10 Comcet Inc Priority tabling and processing of interrupts
US3701109A (en) * 1970-11-09 1972-10-24 Bell Telephone Labor Inc Priority access system
US3832692A (en) * 1972-06-27 1974-08-27 Honeywell Inf Systems Priority network for devices coupled by a multi-line bus
US3815105A (en) * 1973-09-26 1974-06-04 Corning Glass Works Priority interrupt system
US3967095A (en) * 1974-08-26 1976-06-29 Standard Oil Company Multi-counter register
JPS5226124A (en) * 1975-08-22 1977-02-26 Fujitsu Ltd Buffer memory control unit
JPS6049354B2 (ja) * 1976-09-01 1985-11-01 株式会社日立製作所 事象発生記録方式
US4341950A (en) * 1980-01-24 1982-07-27 Ncr Corporation Method and circuitry for synchronizing the read and update functions of a timer/counter circuit
JPS5761337A (en) * 1980-09-30 1982-04-13 Toshiba Corp Pulse counter
JPS59158627A (ja) * 1983-02-28 1984-09-08 Seiko Instr & Electronics Ltd 多チヤンネル計数回路
US4625292A (en) * 1983-07-11 1986-11-25 The Massachusetts General Hospital Manual entry rate calculator having continuous updating capability
JPH083734B2 (ja) * 1986-08-18 1996-01-17 三菱電機株式会社 シ−ケンス制御装置
US4989757A (en) * 1988-02-25 1991-02-05 Owens-Illinois Plastic Products Inc. Plastic container with self-draining feature
JPH03244932A (ja) * 1990-02-22 1991-10-31 Miyazaki Pref Gov 気化式冷風機

Also Published As

Publication number Publication date
KR0155368B1 (ko) 1998-12-15
EP0428047A2 (en) 1991-05-22
DE69021687T2 (de) 1996-05-02
EP0428047B1 (en) 1995-08-16
EP0428047A3 (en) 1991-09-11
JPH03211635A (ja) 1991-09-17
JP3098769B2 (ja) 2000-10-16
DE69021687D1 (de) 1995-09-21
US5089957A (en) 1992-02-18

Similar Documents

Publication Publication Date Title
KR910010878A (ko) 램 베이스 이벤트 카운터 방법 및 장치
US4384342A (en) System for reducing access time to plural memory modules using five present-fetch and one prefetch address registers
KR970062918A (ko) 메모리 장치 및 메모리 제어방법
JPH0118459B2 (ko)
GB1488980A (en) Memory and buffer arrangement for digital computers
KR930005200A (ko) 메모리 모듈, 메모리 모듈의 제어방법 및 메모리 모듈을 사용하기 위한 고장비트 테이블을 설정하기 위한 방법
RU97117589A (ru) Контроллер памяти, который выполняет команды считывания и записи не в порядке простой очереди
GB1108803A (en) Address selection control apparatus
KR100597826B1 (ko) 성능 지정 회로, 컴퓨터 시스템, 집적 회로의 성능 파라미터 기록 및 판독 방법
US6374244B1 (en) Data transfer device
US4167778A (en) Invalid instruction code detector
JP2959046B2 (ja) メモリ制御回路
JPH06338195A (ja) 電気的消去可能な不揮発性メモリの書き込み回数管理装置
US7174418B2 (en) Semiconductor memory device for enhancing refresh operation in high speed data access
KR890012316A (ko) 프로그램가능한 메모리 데이터 보호회로
EP0205122A3 (en) Event counting prescaler
JPH07113904B2 (ja) メモリ・アクセス装置
JPH05101651A (ja) ダイナミツク型半導体記憶装置
US6041015A (en) Semiconductor type memory device having consecutive access to arbitrary memory address
JPH07147097A (ja) Ｅｅｐｒｏｍデータ書き込み方法
KR100280470B1 (ko) 플래시메모리의 데이터 입출력장치
SU1501070A2 (ru) Устройство дл распределени ресурсов оперативной пам ти
SU1251181A1 (ru) Буферное запоминающее устройство
JP2969817B2 (ja) 情報処理システム
JPH0770232B2 (ja) デ−タ書込み方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060710

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee