JPS59158627A - 多チヤンネル計数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、計数回路、特に、多チャンネルの計　゛数回
路を、より少ない部品で実現出来る様にするためのもの
である。

従来、計数回路は１チヤンネルのみで構成されており、
多チャンネルの計数回路を構成するためには、第１図に
示すように１チヤンネルの計数回路を並列に並べる以外
には方法がなく、多数の回路素子を必要とした。また、
その計数結果を読み取る為には、計数回路を止めねばな
らず、連続して計数をくり返す場合には不感時間が生じ
る欠点があった。本発明は、従来の方法の上記の欠点を
取り除くためのものである。以下、第２図に従って、本
発明による計数回路の説明をする。

第２図は、本発明の実施例である。入力の数に応じて、
フリップ・フロップＦ　／　Ｆを用意する。

各７リツプ・フロップＩｒ／　ＩＦと入力信号線は、１
対１に対応している。入力信号線のいずれかにパルス信
号が入ると、対応するフリップ・フリップＦ　／　Ｆが
セットされる。各７リツプ・フロッグＦ　／　Ｆの出力
は、エンコーダ１に接続されていて適当なフードにエン
コードされると共に、エンコーダ１はどれかのフリップ
・フロップｐ　／　？が、セットされた事を検知し、コ
ントローラ２に知らせる。コントローラ２は、エンコー
ダ１からの検知信号を受は取ると、以下の様な手順で一
連の動作を行なう。

（１）　　エンコーダの出力を、ラッチ３に記憶する（
２）　　ラッチ３の出力をメモリー４のアドレス線に入
力し、メモリーの内容を読み出す。

（３）　　メモリー４から読み出されたデータを、プリ
セッタブル・カウンタ５（初期設定可能なカウンター）
に記憶させる。

（４）　プリセッタブル・カウンタ５に、コントローラ
２からパルスを１発送９、内容を１つ進める。

（５）更新された、プリセッタブルカウンタ５の内容を
、再び、メモリー４に格納する。

（６）　　対応する、入力の７リツプ・フロッグＦ　／
　Ｆをクリアする。

この様にする事により、入力に対応したメモリ４の一番
地の内容が＋１される。

計数された内容を読むには、外部よりアドレスを指定し
て、メモリー４の内容を読めば良い。

一定時間毎に、連続して計測した１場合には、一定時間
毎に、メモリー４のアドレス線の上位部分を、外部より
切シ換えれば良い。又、タイマーをコントローｊ・２内
に設ける事により、自動的に上位アドレス線を切換える
様にすれば、一定時間の計数を、一定の回数繰り返すこ
とができる。この時、メモリーの内容は、全計数が終っ
た時点で読み出しても良いし、計数途中であっても、回
路の動作状態を監視しながら、回路の待ち状態の時に読
み出せば、事実上不感時間をゼロにする事が出来る。

以上の様に、本発明によれば、多チャンネルの計数回路
を、少ない部品で構成する事が出来る。

【図面の簡単な説明】

第１図は従来用いられていた多チヤンネル計数回路を示
すためのブロック図、第２図は本発明による多チヤンネ
ル計数回路を示すブロック図である。 １・・・・・・エンコーダ ２・・・・・・コントローラ ３・・・・・・ラッチ ４・・・・・・メモリーＲＡＭ ５・・・・・・プリセッタブルカウンタｙ　／　Ｆ・・
・・・・フリップフロッグ以　　上 出願人　株式会社第二精工舎 代理人　弁理士　最上　　務

Claims (1)

【特許請求の範囲】
1. 入力信号の数に相当する複数の７リツプ７０ツブと、各
   ７リツプフロツプの出力を入力するためのエンコーダと
   、このエンコーダからの出力をラッチ回路を介してメモ
   リーするためのメモリー回路と、このメモリー回路に接
   続されたプリセッタブルカウンタと、前記フリップ７０
   ツブ、ラッチ回路、メモリー回路およびプリセッタブル
   カウンタ等を制御すΔ゛ためのコントローラとを備え、
   各７１Ｊツブフロツプからの信号によりメモリー回路の
   内容をアクセスして計数するように構成した多チヤンネ
   ル計数回路。