JPH083734B2 - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPH083734B2 JPH083734B2 JP61193123A JP19312386A JPH083734B2 JP H083734 B2 JPH083734 B2 JP H083734B2 JP 61193123 A JP61193123 A JP 61193123A JP 19312386 A JP19312386 A JP 19312386A JP H083734 B2 JPH083734 B2 JP H083734B2
- Authority
- JP
- Japan
- Prior art keywords
- event
- axis
- sequence
- wire bonding
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ワイヤボンディング装置のボンディングシ
ーケンスの制御を行なうシーケンス制御装置に関するも
のである。
ーケンスの制御を行なうシーケンス制御装置に関するも
のである。
第４図は、例えば雑誌「オートメーション」の第26巻
第４号41頁に示されているワイヤボンディング制御部の
系統図である。第４図において、１は制御用CPU、2X,2
Y,2ZはX,Y,Z軸の軸制御ハードウェア、３は軸駆動モー
タ、４はCPUバス、５はダンパ，クランパなどの制御の
ためのオン・オフ制御させる駆動ハードウェア、６は下
面検知リミットスイッチなどの入力インタフェースであ
る。
第４号41頁に示されているワイヤボンディング制御部の
系統図である。第４図において、１は制御用CPU、2X,2
Y,2ZはX,Y,Z軸の軸制御ハードウェア、３は軸駆動モー
タ、４はCPUバス、５はダンパ，クランパなどの制御の
ためのオン・オフ制御させる駆動ハードウェア、６は下
面検知リミットスイッチなどの入力インタフェースであ
る。
次に動作についてＺ軸を例として説明する。ワイヤボ
ンディングのシーケンスはCPU1にプログラムの形で記憶
されており、軸を駆動する際には軸制御ハードウェア2Z
にデータをセットし、ダンパ，クランパなどの制御の際
にはオン・オフ制御駆動ハードウェア５にデータをセッ
トする。CPU1は、ボンディング中は入力インタフェース
６やＺ軸の軸制御ハードウェア2Zから現在位置を読ん
で、下面検知したか又はＺ軸の位置が目標値に到達した
かを常に監視してワイヤボンディングのシーケンスを制
御する。
ンディングのシーケンスはCPU1にプログラムの形で記憶
されており、軸を駆動する際には軸制御ハードウェア2Z
にデータをセットし、ダンパ，クランパなどの制御の際
にはオン・オフ制御駆動ハードウェア５にデータをセッ
トする。CPU1は、ボンディング中は入力インタフェース
６やＺ軸の軸制御ハードウェア2Zから現在位置を読ん
で、下面検知したか又はＺ軸の位置が目標値に到達した
かを常に監視してワイヤボンディングのシーケンスを制
御する。
従来のシーケンス制御装置は以上のように構成されて
いるので、ボンディング中CPU1は常にシーケンス制御の
ために働かねばならず、ボンディングパッドのずれのた
めの軸制御補正計算を行なうためには複雑なプログラム
構成となり、またソフトウェアでシーケンスを進めるた
め、高速応答ができないなどの問題があった。
いるので、ボンディング中CPU1は常にシーケンス制御の
ために働かねばならず、ボンディングパッドのずれのた
めの軸制御補正計算を行なうためには複雑なプログラム
構成となり、またソフトウェアでシーケンスを進めるた
め、高速応答ができないなどの問題があった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、ワイヤボンディングシーケン
スをハードウェアで制御し、CPUをシーケンス制御のタ
スクから解放すると共に高速応答を可能にし、より高速
のボンディングが可能なシーケンス制御装置を得ること
にある。
その目的とするところは、ワイヤボンディングシーケン
スをハードウェアで制御し、CPUをシーケンス制御のタ
スクから解放すると共に高速応答を可能にし、より高速
のボンディングが可能なシーケンス制御装置を得ること
にある。
［問題点を解決するための手段］ このような目的を達成するために本発明は、ワイヤボ
ンディングシーケンス制御データを格納する記憶手段
と、目標時間到達のイベントを発生する目標時間到達イ
ベント発生回路と、Ｚ軸目標位置到達のイベントを下面
からの相対位置として発生するＺ軸目標位置到達イベン
ト発生回路と、目標時間到達のイベントとＺ軸目標位置
到達イベントを選択するイベントセレクタと、イベント
発生毎に記憶手段のアドレスを加算するカウンタとを装
置のコンダクタ回路に設けるようにしたものである。
ンディングシーケンス制御データを格納する記憶手段
と、目標時間到達のイベントを発生する目標時間到達イ
ベント発生回路と、Ｚ軸目標位置到達のイベントを下面
からの相対位置として発生するＺ軸目標位置到達イベン
ト発生回路と、目標時間到達のイベントとＺ軸目標位置
到達イベントを選択するイベントセレクタと、イベント
発生毎に記憶手段のアドレスを加算するカウンタとを装
置のコンダクタ回路に設けるようにしたものである。
本発明においては、ボンディングスタート指令の後
は、CPUの介在なしにシーケンスを制御する。
は、CPUの介在なしにシーケンスを制御する。
本発明に係わるシーケンス制御装置の一実施例を第１
図に示す。第１図において、７はワイヤボンディングシ
ーケンスを制御するコンダクタ回路である。第１図にお
いて第４図と同一部分又は相当部分には同一符号が付し
てある。コンダクタ回路７はスタート信号a1,位置到達
パルスa2および位置決め完了信号a3を出力する。
図に示す。第１図において、７はワイヤボンディングシ
ーケンスを制御するコンダクタ回路である。第１図にお
いて第４図と同一部分又は相当部分には同一符号が付し
てある。コンダクタ回路７はスタート信号a1,位置到達
パルスa2および位置決め完了信号a3を出力する。
第２図にコンダクタ回路７の内部を示す。第２図にお
いて、８はワイヤボンディングのシーケンスデータを格
納するRAM（記憶手段）、９は軸スタート信号およびダ
ンパ，クランパなどの駆動信号のラッチ、10は目標時間
のラッチ、11はタイマ、12は目標時間とタイマ11の計数
時間とを比較するタイマ用比較器、13はＺ軸目標位置の
ラッチ、14はＺ軸位置カウンタ、15はＺ軸目標位置と計
数されたＺ軸位置とを比較するＺ軸位置用比較器、16は
イベントを選択するイベントセレクタ、17はRAMアドレ
スをイベント発生毎に加算するカウンタ、18はイベント
信号線である。また、ラッチ10,タイマ11,比較器12は目
標時間到達イベント発生回路を構成し、ラッチ13,カウ
ンタ14,比較器15はＺ軸目標位置到達イベント発生回路
を構成する。
いて、８はワイヤボンディングのシーケンスデータを格
納するRAM（記憶手段）、９は軸スタート信号およびダ
ンパ，クランパなどの駆動信号のラッチ、10は目標時間
のラッチ、11はタイマ、12は目標時間とタイマ11の計数
時間とを比較するタイマ用比較器、13はＺ軸目標位置の
ラッチ、14はＺ軸位置カウンタ、15はＺ軸目標位置と計
数されたＺ軸位置とを比較するＺ軸位置用比較器、16は
イベントを選択するイベントセレクタ、17はRAMアドレ
スをイベント発生毎に加算するカウンタ、18はイベント
信号線である。また、ラッチ10,タイマ11,比較器12は目
標時間到達イベント発生回路を構成し、ラッチ13,カウ
ンタ14,比較器15はＺ軸目標位置到達イベント発生回路
を構成する。
次にコンダクタ回路７の動作について説明する。CPU1
よりRAM8にワイヤボンディングシーケンスデータを転送
し、カウンタ17をリセットしてRAMアドレスを０にす
る。各ラッチ9,10,13にアドレス０のRAMデータが保持さ
れる。ラッチ９のデータによって、軸のスタートおよび
ダンパ，クランパなどのオン・オフ制御がなされる。イ
ベントセレクタ16は比較器12,15から発生するイベント
を選択し、このイベント発生によりカウンタ17は加算さ
れ、次のアドレスのRAMデータがラッチ9,10,13へ転送さ
れる。このようにしてシーケンスは、CPU1の介在なしに
進捗し、CPU制御が必要な場合、RAMデータによってイベ
ント発生時にイベントセレクタ16がインタラプトリクエ
ストｂによるインタラプトを要求して、CPU1によるシー
ケンス制御を行なうこともできる。
よりRAM8にワイヤボンディングシーケンスデータを転送
し、カウンタ17をリセットしてRAMアドレスを０にす
る。各ラッチ9,10,13にアドレス０のRAMデータが保持さ
れる。ラッチ９のデータによって、軸のスタートおよび
ダンパ，クランパなどのオン・オフ制御がなされる。イ
ベントセレクタ16は比較器12,15から発生するイベント
を選択し、このイベント発生によりカウンタ17は加算さ
れ、次のアドレスのRAMデータがラッチ9,10,13へ転送さ
れる。このようにしてシーケンスは、CPU1の介在なしに
進捗し、CPU制御が必要な場合、RAMデータによってイベ
ント発生時にイベントセレクタ16がインタラプトリクエ
ストｂによるインタラプトを要求して、CPU1によるシー
ケンス制御を行なうこともできる。
なお、上記実施例では、Ｚ軸絶対位置をイベント発生
の１つとしたが、この部分を第３図に示す構成にすると
Ｚ軸の下面位置、すなわちボンディング接合点などの任
意の基準位置からの高さをイベントにすることができ
る。第３図において、19はCPU1より設定される下面位置
を保持するラッチ、20はＺ軸絶対位置より下面位置を引
く減算器である。この構成を用いれば、ラッチ19に最新
の下面位置を設定することにより、正確な下面からの高
さでイベントを発生できる。
の１つとしたが、この部分を第３図に示す構成にすると
Ｚ軸の下面位置、すなわちボンディング接合点などの任
意の基準位置からの高さをイベントにすることができ
る。第３図において、19はCPU1より設定される下面位置
を保持するラッチ、20はＺ軸絶対位置より下面位置を引
く減算器である。この構成を用いれば、ラッチ19に最新
の下面位置を設定することにより、正確な下面からの高
さでイベントを発生できる。
以上説明したように本発明は、目標時間到達イベント
発生回路と下面からの相対位置としてＺ軸イベントを発
生するＺ軸目標位置到達イベント発生回路とイベントセ
レクタとカウンタとを有するコンダクタ回路でワイヤボ
ンディングのシーケンスを制御することにより、CPUの
介在なしにワイヤボンディングシーケンスを制御するこ
とができるので、高速に応答できる効果があり、また、
CPUがボンディング中に他の演算をする余裕を持てるた
め、より細いワイヤボンディング制御を行なうことがで
きる効果がある。
発生回路と下面からの相対位置としてＺ軸イベントを発
生するＺ軸目標位置到達イベント発生回路とイベントセ
レクタとカウンタとを有するコンダクタ回路でワイヤボ
ンディングのシーケンスを制御することにより、CPUの
介在なしにワイヤボンディングシーケンスを制御するこ
とができるので、高速に応答できる効果があり、また、
CPUがボンディング中に他の演算をする余裕を持てるた
め、より細いワイヤボンディング制御を行なうことがで
きる効果がある。
第１図は本発明に係わるシーケンス制御装置の一実施例
を示す系統図、第２図は第１図の装置を構成するコンダ
クタ回路を示す系統図、第３図はＺ軸目標位置到達イベ
ント発生回路の他の例を示す系統図、第４図は従来のシ
ーケンス制御装置を示す系統図である。 １……CPU、2X,2Y,2Z……軸制御ハードウェア、３……
軸駆動モータ、７……コンダクタ回路。
を示す系統図、第２図は第１図の装置を構成するコンダ
クタ回路を示す系統図、第３図はＺ軸目標位置到達イベ
ント発生回路の他の例を示す系統図、第４図は従来のシ
ーケンス制御装置を示す系統図である。 １……CPU、2X,2Y,2Z……軸制御ハードウェア、３……
軸駆動モータ、７……コンダクタ回路。
Claims (1)
- 【請求項１】ワイヤボンディングのシーケンスを制御す
るコンダクタ回路を備え、 このコンダクタ回路は、 ワイヤボンディングのシーケンス制御データを格納する
記憶手段と、 目標時間到達のイベントを発生する目標時間到達イベン
ト発生回路と、 Ｚ軸目標位置到達のイベントを下面からの相対位置とし
て発生するＺ軸目標位置到達イベント発生回路と、 前記目標時間到達のイベントとＺ軸目標位置到達イベン
トを選択するイベントセレクタと、 イベント発生毎に前記記憶手段のアドレスを加算するカ
ウンタとを有し、 前記イベントセレクタによって選ばれたイベントによっ
てシーケンスを進めることを特徴とするシーケンス制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193123A JPH083734B2 (ja) | 1986-08-18 | 1986-08-18 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193123A JPH083734B2 (ja) | 1986-08-18 | 1986-08-18 | シ−ケンス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6347803A JPS6347803A (ja) | 1988-02-29 |
| JPH083734B2 true JPH083734B2 (ja) | 1996-01-17 |
Family
ID=16302642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61193123A Expired - Lifetime JPH083734B2 (ja) | 1986-08-18 | 1986-08-18 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083734B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089957A (en) * | 1989-11-14 | 1992-02-18 | National Semiconductor Corporation | Ram based events counter apparatus and method |
| JPH07182014A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | アームのチップ吸着制御回路 |
| JP2007038330A (ja) * | 2005-08-02 | 2007-02-15 | Kobe Steel Ltd | 切削カートリッジおよび切削工具 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5358730A (en) * | 1976-11-08 | 1978-05-26 | Shinkawa Seisakusho Kk | Wire bond data transfer device |
| JPS5537224U (ja) * | 1978-08-31 | 1980-03-10 | ||
| JPS5784143A (en) * | 1980-11-14 | 1982-05-26 | Toshiba Corp | Controlling mechanism of bonder for z axial motion |
| JPS5975638A (ja) * | 1982-10-25 | 1984-04-28 | Toshiba Corp | ワイヤボンデイング装置 |
| JPS60186029U (ja) * | 1984-04-27 | 1985-12-10 | 三菱重工業株式会社 | 粉砕装置用粒塊状物供給シユ−ト |
-
1986
- 1986-08-18 JP JP61193123A patent/JPH083734B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347803A (ja) | 1988-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978539B2 (ja) | データ転送制御装置 | |
| JPH083734B2 (ja) | シ−ケンス制御装置 | |
| JP2662864B2 (ja) | 産業用ロボット制御装置 | |
| JPH0752363B2 (ja) | 産業用ロボットの制御装置 | |
| JPS63138403A (ja) | デ−タ転送方式 | |
| JPH07118926B2 (ja) | モ−タのデイジタル制御装置 | |
| JP2652977B2 (ja) | 数値制御装置 | |
| JPH0332878B2 (ja) | ||
| JP2728256B2 (ja) | 数値制御方法 | |
| JPS6336431Y2 (ja) | ||
| JP3062513B2 (ja) | マイクロプロセッサ | |
| JPS6055433A (ja) | フロッピ−ディスクコントロ−ル装置 | |
| JP2508049B2 (ja) | Ｉ／ｏアドレス変換方式 | |
| EP0144432A1 (en) | Memory readout control system | |
| CN117226251A (zh) | 激光焦点位置和能量同步控制方法、电路及激光加工设备 | |
| JP2820502B2 (ja) | ロボットアームの制御方法 | |
| JPH01307997A (ja) | メモリ装置 | |
| JPH02214908A (ja) | ロボットの制御装置 | |
| JPH0137766B2 (ja) | ||
| JPH0431829B2 (ja) | ||
| JPS6065844U (ja) | メモリ・アクセス制御装置 | |
| JPS5920059A (ja) | マイクロ・プロセツサ | |
| JPS59189462A (ja) | システム構成状態読出し方式による情報処理システム | |
| JPH11143547A (ja) | ステージ制御装置 | |
| JPH03225551A (ja) | 入出力装置アクセス制御方式 |