KR910009991B1 - 형광표시관 및 그의 제조방법 - Google Patents

형광표시관 및 그의 제조방법 Download PDF

Info

Publication number
KR910009991B1
KR910009991B1 KR1019880003839A KR880003839A KR910009991B1 KR 910009991 B1 KR910009991 B1 KR 910009991B1 KR 1019880003839 A KR1019880003839 A KR 1019880003839A KR 880003839 A KR880003839 A KR 880003839A KR 910009991 B1 KR910009991 B1 KR 910009991B1
Authority
KR
South Korea
Prior art keywords
bonding pad
substrate
die
die bond
chip
Prior art date
Application number
KR1019880003839A
Other languages
English (en)
Other versions
KR880013211A (ko
Inventor
데루오 와다나베
다쯔오 야마우라
Original Assignee
후다바덴시 고오교오 가부시끼가이샤
호소야 레이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후다바덴시 고오교오 가부시끼가이샤, 호소야 레이지 filed Critical 후다바덴시 고오교오 가부시끼가이샤
Publication of KR880013211A publication Critical patent/KR880013211A/ko
Application granted granted Critical
Publication of KR910009991B1 publication Critical patent/KR910009991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/15—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen with ray or beam selectively directed to luminescent anode segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Die Bonding (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

내용 없음.

Description

형광표시관 및 그의 제조방법
제1a도는 본 발명의 일실시예에 있어서의 주요부 단면도.
제1b도는 동 실시예에 있어서의 다이본딩패드 등의 배설 패턴을 표시한 도면.
제2도는 다이본드층의 두께와 다이본드층에 발생하는 열응력의 관계를 접착면적의 일변의 길이(L)를 매개변수로 나타낸 그래프.
제3도는 종래의 칩인 글라스 구조의 형광표시관의 일부 절결 평면도.
제4a도는 동 종래의 형광표시관에 있어서의 회로부의 단면도.
제4b도는 동 종래의 형광표시관의 회로부에 있어서 다이본딩패드 등의 배설 패턴을 표시한 도.
본 발명은, 형광체층을 가지는 표시부와 반도체칩을 가지는 회로부가, 진공용기내의 동일기판상에 같이 배설된 구조의 형광표시관 및 그의 제조방법에 관한 것이며, 특히 상기 회로부의 구조 및 다이본드층에 개량을 가함으로써 신뢰성을 향상시킨 형광표시관에 관한 것이다.
제3도는, 형광체층을 가지는 표시부(1)와 IC칩(2)을 가지는 회로부(3)가, 도시하지 않은 진공용기내의 동일기판(4)상에 배설된 구조의 종래의 형광표시관을 도시하는 일부 잘린 평면도이다.
이와같은, 소위 칩인 글라스(Chip in Glass) 구조의 형광표시관으로는, 기판(4)상에 설치된 회로부(3)는 제4a도, 제4b도에 도시한 바와같은 구조로 되어 있었다. 즉, 제4b도에 도시한 바와같이, 기판(4)의 상면에는 Al 등의 금속으로 이루어지는 다이본딩패드(5)가 설치되어 있고, 이 다이본딩패드(5)는 도전성접착제로 이루어지는 다이본드층(6)에 의해 그 전체를 피복하고 있다.
그리고 다이본딩패드의 위쪽에는, 다이본드층(6)을 통하여 IC칩(2)이 접착 고정되어 있다. 다이본딩패드(5)에서는 접지선(5a)이 도출되어 있고 IC칩(2)의 실리콘기판의 전위는 접지되어 있다. 그리고, 상기 다이본딩패드(5)의 주위에는, 상기 다이본드층(6)에 접촉하지 않는 위치에 복수의 본딩패드(7)가 배설되어 있다.
각 본딩패드(7)는, 상기 IC칩(2)의 입·출력 단자와 Al, Ag 등으로 이루어지는 와이어(8)에 의하여 접속되어 있다.
그리고 각 본딩패드(7)에서는, 다이본딩패드(5)와는 반대측의 변으로부터 기판(4)상에 배선(7a)이 도출되어 있다.
이들의 각 배선(7a)은 다이본딩패드(5)와 본딩패드(7)와의 사이의 영역을 피하여 둘러쳐지고, 용기내의 표시부(1)나 리이드단자의 내부단자등에 접속되어 있다.
칩인 글라스 구조의 형광표시관에 있어서는, 용기를 400 내지 500℃로 가열하는 봉착 공정이 있고, 용기내에 설치된 상기 IC칩(2) 등은 이 가열공정을 정면으로 받게 된다.
따라서 IC칩(2)과 기판(4)을 접합하고 있는 다이본드층(6)의 두께에 대하여는, 접착력을 고려하는 것만으로는 부족하고, 해당 공정에 있어서 다이본드층(6)에 생기는 열응력을 고려할 필요가 있고, 열응력을 흡수하기 위해 어느정도 이상의 두께를 확보함과 동시에 그 두께를 일정하게 하여 치수의 편차를 없애도록 하지 않으면 안된다.
그러나 종래의 칩인 글라스 구조의 형광표시관에 있어서의 회로부(3)에 의하면, 다이본딩패드(5)의 위에 페이스트 형상의 다이본드층(6)을 얹고, 그 위에서 IC칩(2)를 위치결정하여 압압한 후, 소성하여 해당 IC칩을 고정하고 있다.
상기 페이스트 형상의 다이본드층(6)은 자중에 의하여도 바깥쪽으로 넓혀져 나가고, 또 IC칩(2)을 배설할 때 IC칩(2)을 다이본드층(6)에 대하여 밀어 내리도록 하기 때문에, IC칩(2)과 다이본딩패드(5)와의 사이에서 다이본드층(6)이 바깥쪽으로 향하여 밀려나와 버린다. 이와같이, 종래의 다이본드층(6)의 두께는 비교적 얇고, 더우기 일정한 치수로는 되지 않았다.
종래의 다이본드페이스트로서는, 내열성의 폴리이미드페이스트가 실개소 61-24946호로 공지된다.
그러나, 폴리이미드페이스트는 형광표시관으로서 사용하면, 진공용기를 봉착할때의 가열온도(400 내지 500℃) 부근의 430℃ 정도에서 페이스트의 분해가 시작되고, 각종의 분해가스가 발생하고, 형광표시관의 특성을 나쁘게 하든지, 또 다이본드층(6)이 열에 의하여 열화하여 고착성이 약해지는 등의 문제점이 있다.
그래서 열에 약한 유기계 페이스트로부터 열에 강한 무기질 페이스트가 특개소 61-55847호로 공지이다.
이 무기질 다이본드페이스트는 Ag분말과 PbO를 주성분으로 하는 저융점 프릿트유리를 80 내지 85wt%와 유리 바인더로 되어 있다.
이 저융점 프릿트유리는, 봉착재로도 사용되도록 봉착온도(400 내지 500℃)로 가열되면 유동화하여, IC칩(2)과 기판(4)을 적시고 냉각시키면 유리화하며, 다이본드층은 벌크형상으로 되기 때문에, IC칩(2)과 기판(4)은 견고하게 접착된다. 또, 300℃ 이상의 온도로 되면 유기바인더는 연소휘산하여 버리기 때문에 상술의 유기계 페이스트의 문제점은 해소된다.
그러나 기판(4)은 유리이고, 그 열팽창율은 약 90×10-7/℃ 정도이고 IC칩의 베이스는 실리콘기판이기 때문에, 그 열팽창율은 약 40×10-7/℃ 정도이다(덴끼 가가꾸 편람).
이와같이 양자의 열팽창율의 차가 크기 때문에, 양자가 견고하게 접착된 후 냉각되어 가면, 다이본드층(6)의 경화수축응력에 의하여 접착된 기판(4)의 표면 또는 IC칩(2)의 표면에 크랙이 발생한다는 문제점이 생겼다. 이 크랙은 대형의 칩사이즈로 될 수록 현저하게 되는 것이 명백하다.
또 근년, 형광표시관은, 소형화로 진행됨과 동시에 표시패턴도 복잡하게 되고, 표시부(1)의 양극 세그먼트수는 증가되는 경향에 있다. 따라서 표시부(1)의 양극 세그먼트를 구동하기 위한 리이드선 및 배선 수도 많아지고 있다.
그 위에 종래 이들의 배선은, 용기외에 도출되어 있는 리이드선에 직접 접속되어 있었기 때문에, 용기내의 기판상에 있어서의 배선의 둘러치기는 비교적 용이하였다.
그러나 상술된 칩인 글라스 구조의 형광표시관으로는, 이들의 각 배선은 모두 용기내에 있어서 IC칩에 접속하고, 또한 IC칩(2)과 각 리이드선도 배선에 의하여 접속하지 않으면 안되고, 용기내의 기판상은 배선밀도가 높아져 있었다. 그리고 종래의 칩인 글라스 구조의 형광표시관에 있어서의 회로부에 의하면, 상술한 대로, 페이스트 형상의 다이본드층(6)의 밀려나오기를 고려하지 않으면 안되기 때문에, 다이본딩패드(5)와 본딩패드(7)의 사이에는 배선을 둘러칠 수가 없고, IC칩(2)의 근방에 있어서의 기판(4)상의 배선밀도는 더욱 높아지고, 설계가 극히 곤란하게 된다는 문제점이 있었다.
본 발명은 칩인 글라스 구조의 형광표시관에 있어서, IC칩을 기판에 고정하는 다이본드층을 열응력을 안정적으로 흡수할 수 있도록 하고, 또한 IC칩 주변의 기판상의 스페이스를 배선의 둘러치기 때문에 유효하게 이용함으로써, 신뢰성이 높고 뛰어난 형광표시관 및 그 제조방법을 제공하는 것을 목적으로 하고 있다.
본 발명의 형광표시관은, 고진공분위기에 유지된 용기내의 동일기판상에 형광체층을 피착한 표시부와, 이 표시부를 구동하는 반도체칩을 가지는 회로부를 배설한 형광표시관에 있어서, 상기 회로부는, 상기 기판상에 배설된 다이본딩패드와 다이본딩패드의 바깥쪽의 기판상에 배설된 본딩패드와, 상기 다이본딩패드의 외주와 상기 본딩패드와의 사이에 설치된 절연성의 둑과, 상기 둑의 안쪽에 설치된 다이본드층을 통하여 상기 다이본딩패드의 위에 고착된 반도체칩과 상기 반도체칩과 상기 본딩패드와 결합하는 금속세선을 가지는 구성이 되는 것을 특징으로 하고 있다.
또한 본 발명은, 기판상에 도전성 다이본드층을 통하여 IC칩을 고착시키는 형광표시관의 제조방법에 있어서 기판상에 도전성입자와 유기금속을 포함한 비히클로부터 이루어지는 다이본드페이스트를 도포하는 공정과, 상기 다이본드페이스트상에 IC칩을 재치하는 공정과, 상기 다이본드페이스트를 소성로로 가열경화시켜 도전성입자와 막상의 금속산화물과의 매트릭스 구조체를 형성시키는 공정으로 이루어지는 형광표시관의 제조방법이다.
다이본딩패드의 외주와 본딩패드와의 사이에 절연성 둑을 설치하면 둑 안쪽으로 소정량의 도전성 접착제를 설치하는 것으로서, 이 도전성 접착제로 이루어지는 다이본드층의 두께를 소정 치수로 설정할 수가 있다. 즉, 충분한 열응력을 흡수할 수 있을 정도의 두께로 다이본드층의 치수를 설정할 수 있고, 더구나, 제품마다의 다이본드층 두께의 편차가 없어지기 때문에 제품으로서의 신뢰성이 향상된다.
또, 둑에 의해 다이본드층이 막아지기 때문에 다이본딩패드와 본딩패드와의 사이에 배선 설치가 가능하고, 또한 이 배선은 절연성 둑에 의해 확실하게 절연 피복된다. 따라서, 고밀도이고 신뢰성 높은 배선이 실현된다.
본 발명의 다이본드층은 도전성입자와 유기금속을 함유하는 비히클을 혼합한 페이스트를 도포하여 산화분위기 중에서 소성하였기 때문에 유기금속은 분해하여 금속산화물이 되고, 다른 유기성분은 연소분해하여 휘산돼 버려 공동화(空洞化)되고, 공동화가 내부로 3차원 그물코 형상으로 분포해 있는 구조이다.
즉, 상기 다이본드층은 미시적으로 다공질 형상이고, 금속산화물막에 의해 Ag 입자가 3차원 그물코 형상으로 지지되어 있기 때문에 전술한 열팽창률의 차이에서 발생되는 열응력을 흡수하는 작용이 있다.
그리고, 유기금속은 산화분위기 중에서 소성되어 금속산화물이 된다. 이 금속산화물은 내열성에 뛰어난 성질이 있다. 또, 유리 성분도 금속산화물이기 때문에 유리와의 친화성이 좋은 작용을 지닌다.
본 발명의 1실시예를 제1도에 의거하여 설명한다.
제1도는 칩인 글라스 구조의 형광표시관에 있어서의 회로부를 표시하고 있다. 기판(10)의 상면에는 Al 등의 금속으로 이루어지는 다이본딩패드(11)가 설치되어 있다. 이 다이본딩패드(11)에서는 접지선(11a)이 도출되어 있고, 이 다이본딩패드(11)에 접속 도통되는 IC칩(12)의 전위를 접지시키도록 되어 있다. 다음에, 전기 다이본딩패드(11)의 주위의 기판(10) 위에는 복수의 본딩패드(13)가 배설되어 있다. 각 본딩패드(13)로부터는 표시부의 양극 세그멘트나 도시하지 않은 리이드단자 내부 단자에 접속되는 배선(13a)이 도출되어 있다.
그리고, 이 배선(13a)의 일부는 다이본딩패드(11)와 본딩패드(13)와의 사이의 기판(10) 위를 둘러치고 있다. 또, 이 영역에는 타배선(14)도 둘러쳐져 있다. 다음에, 다이본딩패드(11) 외주와 각 본딩패드(13)와의 사이에는 어묵형상의 절연성 둑(15)이 4각틀 형상으로 배설되어 있다.
본 실시예에서는 둑(15)의 다이본딩패드(11)의 네둘레에 끊어진 틈이 없이 설치되어 있고, 그 내주부(15a)가 다이본딩패드(11)의 외주 가장자리에 걸리고, 그 외주부(15b)는 각 본딩패드(13)에 접하지 않는 위치에 와있다. 그리고, 다이본딩패드(11)와 본딩패드(13)사이의 기판(10) 위에 배설된 배선(13a),(14)의 1부는 이 둑(15)에 의해 절연피복되어 있다. 또, 이 둑(15)의 내주부(15a)에서 내밀고 있는 다이본딩패드(11)의 면적이나 둑(15)의 높이는 후술하는 바와같이 둑(15)의 안쪽으로 주입되는 도전성 접착제양에 따라 적당히 설정해둔다. 또 둑(15)은 예컨대 결정성 저융점 프릿트글라스를 함유하는 절연성 페이스트를, 소정두께를 얻을 수 있도록 스크린 틀을 사용하여 도포인쇄한 후, 소성함으로써 형성할 수 있다.
다음에, 전기 둑(15)의 안쪽에는 도전성을 지니는 소정두께의 다이본드층(16)이 설치되어 있고 다이본드층(16) 위에는 IC칩(12)이 실장(實裝)되어 있다. IC칩(12)은 이 다이본드층(16)에 의해 다이본딩패드(11)에 접착·고정되고, 다이본딩패드(11)에 도통되어 있다.
이 다이본드층(16)은 도전성 미립자와 유기금속을 함유하는 비히클로 구성되어 있다. 도전성 미립자는 입경이 0.1 내지 50μm의 금속미립자, 예컨대 Ag입자, Au입자, Cu입자 등이 있으나 그중에서도 플레이크 형상의 Ag입자가 양호하다.
유기금속은 Ti, Al, Si, In, Zr 등의 금속원자를 함유하는 유기물이다. 예로서 Ti의 유기물로서는 다음과 같은 것이 있다.
테트라이소프로폭시티탄(TPT), 테트라-n-부톡시티탄(TBT), 테트록스 2에틸헥속시티탄(TOT), 테트라스테아록시티탄(TST), 디이소프로폭시·비스·아세틸아세트나토티탄(TAA), 디-n-부톡시·비스·트리에타놀아미나토티탄(TAT), 테트락스 2에틸헥산디올레이토티탄(TOG), 디히드록시·비스락토티탄(TLA)등이 유기 티탄으로서 사용될 수 있다.
이들 유기 티탄 화합물은 일반적으로 그 자체가 액체거나 혹은 용매에 가용이고, 젖는 성질을 지니며, 페이스트화하기가 가능하다. 또, 전기 유기티탄 화합물은 열분해반응에 의해 산화티탄을 형성한다는 것도 알려져 있다. 따라서 페이스트중의 기능재료인 Ag입자를 소성시에 기판에 고착시키는 바인더 작용을 지니고 있다.
비히클(vehicle)은 유기 바인더를 휘발성 성분인 용제에 용해한 점조(粘凋)한 액체이며, 유기용제로서는 탄화수소, 에스테르, 케톤, 에테르, 알콜 등이 있다.
구체적으로는 가령, 트리데카놀, 벤질 알콜, 테르피네올, 도데카놀, 부틸카르비톨, 아세트산벤질, 트리메틸노나논, n-헥실에테르 등이 있고 증발속도를 조정하기 때문에 선택(필요에 따라 혼합함)하여 사용한다. 유기 바인더는 분체를 안전하게 분산시키고 페이스트에 필요한 유동성을 부여하기 위하여 첨가하기 때문에 스크린인쇄의 메쉬나 막두께 등에 의해 혼합량이 바뀐다. 구체적으로는 에틸셀룰로울 등의 셀룰로오스 유도체나 폴리비닐아세테이트 등의 고분자 화합물이라도 좋다. 소성하면 유기 바인더는 분해하여 휘산돼 버리는 성질이 있다.
다음에, 다이본드페이스트의 구체적 배합례를 표시한다.
Figure kpo00002
전기 유기금속(TOG)에는 불순물로서 혼입되는 염소분을 30ppm 이하로 하면 형광표시관의 특성이 양호해진다.
전기 배합례에 따라 양을 달아서 충분히 혼합하여 다이본드페이스트를 형성한다.
이 다이본드페이스트를, 스탭핑법, 데이스펜서법, 인쇄법 등으로, 미리 형성된 접지 전극 또는 IC칩(12)의 뒷면의 적어도 한쪽에 도포한다.
다음에 IC칩(12)을 기판(10) 위에 정확하게 위치 결정을 하여 얹어 놓는다. 전기 다이본드페이스트를 도포하는 공정과 IC칩(12)을 얹어놓는 공정은 다이본더라고 하는 기계로 자동적으로 행할 수도 있다.
다음에 IC칩(12)이 얹혀 있는 기판(10)을 피크온도가 400 내지 500℃에 설정된 산화분위기의 소성로로 가열 경화시킨다.
이 가열시에 다이본드중의 유기티탄이 열분해되어 산화티탄이 되지만 유기티탄중 약 10% 정도가 Ti 성분이고 기타는 유기성분이기 때문에 열분해하여 휘산돼 버린다.
비히클도 마찬가지로 산화분해하여 버리기 때문에 다이본드층은 연속되는 미소공기공(微小空氣孔)이 내부에 3차원 그물코 형상으로 분포돼 있는 매트릭스 구조로서, 미시적으로 보면 다공질 상태가 된다. 즉, IC칩(12)과 기판(10)은 부드러운 Ag 입자간에 존재하는 산화티탄의 막이나 입자로 결합되어 있는 다공질 복합체이다.
따라서 이 다이본드층(16)은 기판(10)의 소성가열 공정에서 발생하는 열응력을 흡수하는 것이 가능하게 된다.
이 다이본드페이스트는 공기중에서 소성하면 Ag와 TiO2가 남고, 미시적으로는 다공질형상의 다이본드층(16)으로 된다. 그리고 이와같은 다이본드층(16)은, 다공질이므로, IC칩(12)의 기판과 유리로 된 기판(10)과의 열팽창의 차이에 의하여 층내에 발생하는 열응력이 예를 들면 프릿트 유리등을 사용한 경우에 비하여 작게 된다. 또 상기 열응력의 발생은 다이본드층(16)의 두께와 접착면적(상기 둑의 안쪽에 들어다보고 있는 다이본딩패드(11)의 면적)에 관계되어 있으며, 제2도에 예시한 바와같이, 다이본드층(16)의 두께가 클수록 또 접착면적이 작을수록, 발생하는 열응력은 작게 된다. 그래서 본 실시예에서는, 소정의 높이 및 소정의 접착면적을 얻을 수 있도록 형성된 상기 둑(15)의 안쪽에 적당한 일정량의 다이본드페이스트를 주입내지 전사하여, 그 위에 IC칩(12)을 실장하여 소성하도록 하고 있다. 이와 같이하면, 발생하는 열응력이 제거된 소망 두께의 다이본드층(16)을 형성할 수 있으며, 그리고 제품마다의 두께의 편차를 작게 할 수 있다.
예를들면 종래는 IC칩(12)과 기판(10)의 사이에서 도전성 접착제가 빠져나오기 때문에, 다이본드층의 두께는 10 내지 20μm 정도로 되고, 가열시에는 층내에 큰 열응력이 발생하고 있다. 그러나 본 실시예에서는 다이본드층(16)의 두께를 임의의 치수(예를들어 40 내지 60μm)로 설정하여 가열시에 발생하는 열응력을 작게 할 수 있다.
또 본 실시예에서는, 다이본딩패드(11)와 본딩패드(13)의 사이의 기판(10)상에 둘러친 배선(13a,14)은, 상기 둑(15)에 의하여 절연 피복되어 있기 때문에, 다이본드층(16)에 접촉·도통하는 염려는 전혀 없다. 또 본딩패드(13)도 둑(15)에 의하여 다이본드층(16)과는 확실하게 구획되어 있으므로, 양자가 접촉·도통하는 일은 없다.
다음에 IC칩(12)가 각 단자와 각 본딩패드(13)는, Al, Au 등에 의해서 이루어진 금속 배선으로 된 와이어(17)에 의하여 각각 접속되어 있다. 즉, 각 본딩패드(13)로부터 도출되어 있는 배선(13a)에 의하여 IC칩(12)은 표시부의 양극 세그멘트나 외부 리이드 등에 접속되어 있다.
이상 설명한 바와같이 본 실시예에 의하면, 둑(15)의 배설형상 및 치수를 적절이 설정하여, 둑(15)의 내부에 주입하는 도전성 접착제의 양을 조정하면, 다이본드층(16)의 두께를 종래에 비하여 큰 열응력을 흡수있을 만큼의 소망하는 치수로 설정할 수가 있다. 또 다이본드층(16)의 두께는 편차가 적게 된다.
또 다이본딩패드(11)와 본딩패드(13)의 사이에 절연성의 둑(15)이 설치되어 있으므로, 종래는 배선을 둘러칠 수 없었던 양 패드(11,13)의 사이에도 배선을 설치할 수 있으므로, IC칩(12) 근방영역에 있어서도 고밀도 배선을 실현할 수 있게 되었다.
더우기 종래에는 IC칩(12)의 위치결정때에, 다이본드층(16)이 다이본딩패드(11) 전체를 덮어버림으로써, IC칩(12)의 다이본딩패드(11)에 대하는 위치가 부정확하게 되는 일이 있었다.
그러나 본 실시예에 의하면, 둑(15)은 다이본딩패드(11)의 전체를 덮어감추는 것이 아니라, 다이본딩패드(11)의 일부분인 외주연부에 걸려있는데 지나지 않는다. 그리고 상술한 바와같이 다이본드층(16)의 두께에는 편차가 적고, IC칩(12)의 기판표면에 대한 위치(높이)도 일정하다. 따라서 IC칩의 다이본딩패드(11)에 대한 위치 결정은 극히 정확하게 행할 수 있으나, 또한 IC칩(12)과 각 본딩패드(13)와의 와이어본딩도 정확하게 행할 수가 있으며, 또한 IC칩(12)과 각 본딩패드(13)와의 와이어본딩도 정확하게 행할 수 있다.
이상 설명한 실시예에 있어서 둑의 형상등은 일예에 지나지 않는다. 예를들면 둑은 다이본딩패드(11)의 외주를 잘린 곳이 없이 둘러쌓을 필요는 반드시 없고 그 안쪽에 주입되는 도전성 접착제의 점성등에 의하나, 이 도전성 접착제를 둑의 안쪽에 막아서 소망의 두께를 유지시킬 수 있도록 배치한 형태로 하면 좋다. 또 둑의 높이는 다이본드층의 두께보다 높게하여도 좋고, 동일한 정도로 설치하여도 좋다. 또한 본 실시예의 둑(15)은 내주부(15a)가 다이본딩패드(11)의 외주연부에 걸려 있으나 내주부(15a)와 외주부(15b)와의 사이에 틈새가 있어도 좋다.
본 발명의 형광표시관은 IC칩을 가지는 칩인 글라스 구조의 형광표시관에 있어서, 다이본딩패드와 본딩패드의 사이에 절연성의 둑을 설치, 둑의 내부에 설치한 다이본드층에 의하여 IC칩을 접착·고정된 구성으로 되어 있다. 따라서 본 발명에 의하면, 다이본드층의 두께를 소망의 값으로 편차가 없이 일정하게 설정할 수 있으므로, 제작시 등에 발생하는 열응력에 의한 악영향을 경감하는 동시에 와이어본딩 작업의 정확도를 확보하므로써, 형광표시관의 신뢰성을 향상시킬 수가 있다. 또한 기판상의 배선의 증가에 대응하여, 기판상에 신뢰성이 높은 고밀도 배선을 실현할 수 있다.
다이본드페이스트에 도전성 미립자와 유기금속을 혼합시켜서 소결시켰으므로, 반도체 칩을 기판상에 결합시키는 도전성다이본드층이 매트릭스 구조로 형성이 된다. 따라서 유리기판등의 표면내 이것과는 열 팽창율이 다른 Si의 반도체칩을 고착할 때에 유리기판 및 반도체칩에 크랙을 발생시키지 않고 고정하는 것이 가능하게 되는 효과를 가진다.
또 유기 성분은 약 420℃까지에 분해 휘산되고, 무기 성분만이 되므로 분해가스의 방출이 없는 깨끗한 다이본드층이며, 형광표시관의 특성에 나쁜 영향을 주지않는 효과도 가진다.

Claims (9)

  1. 고진공 분위기에 유지된 용기의 일부로 이루어진 양극 기판(10) 및 상기 양극 기판상에 피착된 애노우드를 포함하는 발광 표시하는 표시부; 및 상기 표시부를 구동하기 위하여 상기 양극 기판의 단부에 배치된 IC칩(12)을 포함하는 회로부로 구성되며, 상기 회로부는 상기 양극 기판(10)상에 배치된 다이본딩패드(11), 상기 다이본딩패드의 바깥쪽의 상기 양극 기판의 일부에 배치된 본딩패드(13), 상기 다이본딩패드(11)의 주변부와 상기 본딩패드(13)의 사이에 구비된 절연성 둑(15), 상기 둑의 안쪽에 설치된 도전성 다이본드층(16), 및 상기 다이본드층을 통하여 상기 기판(10)에 고착된 반도체칩(12)과 상기 본딩패드(13)를 결합하는 금속세선(17)으로 구성된 것을 특징으로 하는 형광표시관.
  2. 제1항에 있어서, 상기 본딩패드(13)로부터 표시부로의 배선의 일부가 상기 절연성의 둑(15)에 의하여 피복된 것을 특징으로 하는 형광표시관.
  3. 제1항에 있어서, 상기 다이본드층(16)이 도전성 입자와 막형태의 금속산화물과의 매트릭스(matrix) 구조인 것을 특징으로 하는 형광표시관.
  4. 제1항에 있어서, 상기 양극 기판(10)이 유리기판인 것을 특징으로 하는 형광표시관.
  5. 제3항에 있어서, 상기 도전성 입자가 Al이나 Ag등의 유연한 금속으로 박편(flake) 형상을 하고 있는 것을 특징으로 하는 형광표시관.
  6. 제3항에 있어서, 상기 금속산화물은, 유기금속을 산화 분해하여 형성된 것을 특징으로 하는 형광표시관.
  7. 기판(10)상에 금속박막에 의해서, 배선패턴, 양극도체 다이본딩패드(11), 본딩패드(13)등의 박막패턴을 형성하는 공정과, 다이본딩패드(11)를 둘러싸도록 절연성 둑(15)을 형성하는 공정과, 둑(15)의 안쪽에, 도전성 입자와 유기금속을 포함한 비히클(vehicle)로 된 다이본드페이스트를 도포하는 공정과, 상기 다이본드페이스트상에 반도체칩을 얹어놓는 공정과, 상기 기판(10)을 산화분위기의 소성로에서 다이본드페이스트를 열경화시키는 동시에 유기금속을 막상의 금속산화물로 변화시켜서 도전성 입자와 매트릭스 구조체를 형성시키는 공정을 가지는 형광표시관의 제조방법.
  8. 제7항에 있어서, 상기 유기금속이 액상이 유기티탄인 것을 특징으로 하는 형광표시관의 제조방법.
  9. 제7항에 있어서, 상기 비히클이 유기금속과 유기점착제 및 유기용제로 이루어진 것을 특징으로 하는 형광표시관의 제조방법.
KR1019880003839A 1987-04-06 1988-04-06 형광표시관 및 그의 제조방법 KR910009991B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-50987 1987-04-06
JP1987050987U JPH0545009Y2 (ko) 1987-04-06 1987-04-06

Publications (2)

Publication Number Publication Date
KR880013211A KR880013211A (ko) 1988-11-30
KR910009991B1 true KR910009991B1 (ko) 1991-12-09

Family

ID=12874148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003839A KR910009991B1 (ko) 1987-04-06 1988-04-06 형광표시관 및 그의 제조방법

Country Status (3)

Country Link
US (1) US4835445A (ko)
JP (1) JPH0545009Y2 (ko)
KR (1) KR910009991B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639211B2 (ja) * 1990-11-07 1997-08-06 日本電気株式会社 蛍光表示パネル
US5346748A (en) * 1992-01-08 1994-09-13 Nec Corporation Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding
US5736814A (en) * 1995-09-06 1998-04-07 Ise Electronics Corporation Vacuum flourescent display apparatus
DE102004063978B4 (de) * 2003-07-17 2019-01-24 Toyoda Gosei Co., Ltd. Lichtemittierende Vorrichtung
JP5066333B2 (ja) * 2005-11-02 2012-11-07 シチズン電子株式会社 Ｌｅｄ発光装置。
JP5058741B2 (ja) * 2007-09-27 2012-10-24 双葉電子工業株式会社 蛍光表示管
JP4567041B2 (ja) * 2007-09-28 2010-10-20 双葉電子工業株式会社 車載用蛍光表示管及びその製造方法
DE102012201935A1 (de) 2012-02-09 2013-08-14 Robert Bosch Gmbh Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
CN112530878A (zh) * 2019-09-18 2021-03-19 深圳市中光工业技术研究院 用于焊接电子元器件的基底及其制备方法、半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885341U (ja) * 1981-12-07 1983-06-09 日本電気株式会社 印刷基板
JPS60208886A (ja) * 1984-03-31 1985-10-21 株式会社東芝 電子部品の製造方法
JPS6178127A (ja) * 1984-09-26 1986-04-21 Toshiba Corp 薄膜配線基板
US4774434A (en) * 1986-08-13 1988-09-27 Innovative Products, Inc. Lighted display including led's mounted on a flexible circuit board
JPH06122946A (ja) * 1992-08-25 1994-05-06 Nippon Steel Corp 耐粒界腐食性に優れたオーステナイト系ステンレス鋼
JPH06155847A (ja) * 1992-11-20 1994-06-03 Oki Electric Ind Co Ltd プリンタ装置
JPH06250984A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 分散処理システム

Also Published As

Publication number Publication date
US4835445A (en) 1989-05-30
JPS63159261U (ko) 1988-10-18
JPH0545009Y2 (ko) 1993-11-16
KR880013211A (ko) 1988-11-30

Similar Documents

Publication Publication Date Title
KR910007016B1 (ko) 반도체 장치용 부품간의 접속 구조물
US8815648B1 (en) Multi-step sintering of metal paste for semiconductor device wire bonding
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
CN101065842A (zh) 电子元器件及其制造方法
KR100271113B1 (ko) 글래스/금속 패키지 및 그 제조 방법
KR910009991B1 (ko) 형광표시관 및 그의 제조방법
JPWO2017126378A1 (ja) 無鉛ガラス組成物、ガラス複合材料、ガラスペースト、封止構造体、電気電子部品及び塗装部品
CN110034090B (zh) 一种纳米金属膜辅助基板及其制备方法
CN108780784B (zh) 带Ag基底层的金属部件、带Ag基底层的绝缘电路基板、半导体装置、带散热器的绝缘电路基板及带Ag基底层的金属部件的制造方法
JP5795050B2 (ja) 気密封止パッケージ部材及びその製造方法、並びに、該気密封止パッケージ部材を用いた気密封止パッケージの製造方法
JPH07309679A (ja) セラミック基板の孔部閉止用ペースト
JP3336240B2 (ja) 半導体素子実装基板
US4769690A (en) Metallizing paste for silicon carbide sintered body and a semiconductor device including the same
JP6619661B2 (ja) 半導体装置、並びに半導体装置の製造方法
US4084314A (en) Producing thick film circuits having terminal elements
JP2001338999A (ja) 半導体素子収納用パッケージ
JP5653329B2 (ja) 電子装置
JPS63196044A (ja) 半導体チツプ付基板及びその製造方法
CN105693094B (zh) 一种预烧低熔封接玻璃片及其制备方法
JP2004327945A (ja) セラミック電子回路部品
JP2004288662A (ja) 配線基板
JP2000044332A (ja) 配線基板用ガラスセラミック組成物および半導体素子収納用パッケージ
JPS6155847A (ja) 螢光表示管
JPH0620627A (ja) 蛍光表示管
Ilgenfritz et al. A high density thick film multilayer process for LSI circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061124

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee