JPS6178127A - 薄膜配線基板 - Google Patents

薄膜配線基板

Info

Publication number
JPS6178127A
JPS6178127A JP59199482A JP19948284A JPS6178127A JP S6178127 A JPS6178127 A JP S6178127A JP 59199482 A JP59199482 A JP 59199482A JP 19948284 A JP19948284 A JP 19948284A JP S6178127 A JPS6178127 A JP S6178127A
Authority
JP
Japan
Prior art keywords
thin film
film wiring
integrated circuit
diepad
insulating pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59199482A
Other languages
English (en)
Inventor
Zensaku Watanabe
渡辺　善作
Hitoshi Chiyoma
仁 千代間
Takushi Nakazono
中園　卓志
Kuniaki Kida
木田　国明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59199482A priority Critical patent/JPS6178127A/ja
Publication of JPS6178127A publication Critical patent/JPS6178127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は金融機器やファクシミリ等に使用される密着型
イメージセンサやサーマルヘッドに好適なＭ膜配線基板
に関するものでおる。
［発明の技術的背景とその問題点］ 例えば租弊鑑別装置に用いられる密鴛型イメージセンナ
は第３図に示すような回路慣成になっている。
即ち、ガラスなどの高抵抗基板上に薄膜技術によって一
列に高密度に並べらｆｉたｒＪｉ、数個の光電変換素子
（１）の一方は端子ａυ、シＤを介してこの光電変換素
子（１）刀・らの光電変換信号に応答するイ８号処理回
路などからなる光電変換素子駆動用集積回路（以下単に
集積回路という）（２）に接続され、また他方は端子ａ
ωを介して共通１！極（３）に接続されている。この集
積回路（２）は光電変換素子（１）を集積回路（２）を
介して選択的に通電してａ取りをする入力信号８０４）
に接続されると共に出力信号用端子（５）と電ｔｉ？、
　（６１に接続さ力、ている。このような回＃ｆ’５構
成により枳１−別装置の読取りに光電変換素子ｆｌ）を
選択的に通電させることにより行なわれる。
第３図の回１６構成をセンサ部と駆動回路部とに分割し
、合体基板上に実装組立てた状態を第４図の肋面図にエ
リ説５明する。
即ち、センサ基板曲の＃１は中央位置には薄膜技術によ
り図ボしない光ｉ−変換素子が紙面に直角に一列に高密
度で韮べられ、その上部にけ光電変換素子及びこの素子
からの導出パターンの外部からの機械ｒｒ＝Ｊ保護を兼
ね次光透過用ガラス板（４υが設けられている。
またセンサ基板駆動用の薄膜配線基板りは集積回路（２
）を載置すると共にこの集積回路（２）に接続される回
路パターンが薄膜技術により構成され、この回路パター
ンの所定部と集積回路は、ボンディングｈ　＋ｓａ　、
　（ｉ；ａで接続されたのち、エンキャップ剤＋１Ｊで
保護され、更に集積回路（２）、ボンディング線＋、ｔ
＋＋　、　ｈ４及び回路パターンを外部から機械的に保
護する保護カバーで覆われている。
更にセンｆ基板（４１の？１子（譲３し１の１１）と珂
膜配ｆ′、１基板Ｏｚの端子（第３図の２１）はボンテ
ィング線（４６１にエリ接続されたのち、エンキャップ
材（１７１で保険される。
これら、センナ基板曲と薄膜配線基板Ｈｚとは、合体基
板０＆に載置され、第３図に示したような回路構成とな
る。
この場合、問題となるのは薄膜配線基板９乙における集
積回路（２）周辺および配線間における金属イオンの移
動によるマイグレーションである。即ち。
薄膜技術により作製される光電変換素子の高密度化に伴
い、この駆動回路を構成する薄膜配線基板上の配欣密度
も高まると同時に配線間や集積回路周辺のスペースが狭
くなることにより電界は高まり、マイグレーションを誘
発させる危険が増加することになる。またｉ４膜配線基
板上における一層あ九〇の配線密贋を減らす手段として
多層化を採用する方法もあるが、集積回路をダイパッド
上にマウントするときに例えは銀、＠等の導電ペースト
などの金Ｆ４を含むマウント材を用いることから、これ
らペーストと下部層の配線導体間においてマイグレーシ
ョンを起こす危険が増すので、こ１１−をいかに防止す
るように配鞭専体や劫膜配線基板そのもＱ）ヲに１成す
るかという点である。
箭５図は従来の博膜配り基板の集村回路近傍を４ＩＩ；
大して示した（２）である。
１１ち、ｐＪ／を回路（２）は薄膜配線基板（湘のダイ
パッド都６１１１上に導電ペースト５つにより接着後通
′帛１５０℃乃至２００℃のｉ＋’＋ｊ、囲でキユアリ
ングして固定する。
この伝Ｍ　１７ｄ足を以下マウントと云う。このマウン
トされた集積回路（２）の入出力用ポンディングパッド
ａｏ、５：’ｉと薄膜配線基板１５Ｕ側の周辺回路との
外部接続リート庫ｏ　、　５−ｉ＋とは細ｌ＃（ロ）、
０ルにより結線される。またダイパッド部ｅ５１１の周
囲には接続リード６４゜６イ）を残して一点銭線外側の
斜線で示す部分には無機系からなる薄膜配線導体のパッ
シベーション用オーバコート材６９が蒸着やスパッタリ
ング法により破着される。なお図示のような薄膜配線導
体のパターン化は周知のホトエツチング法などで行なわ
れる。図においてωは高抵抗材からなる薄膜配線の基台
である。
このように集積回路（２）を薄膜配線基板６１Ｊ１に実
装し几後に図示しない有機系からなるエンキャップ剤等
で集積回路周辺の耐温性を良好にしてから実用に供せら
れる。
ところが集積回路（２）をダイパッド部５１）にマウン
トするときに用いる導電ペースト６２は低粘度で流動性
が大きいことから、ディスペンサ等を用いても塗付後、
集積回路（２）を導電ペースト５３上に載置すると、ダ
イパッド部６υからはみだすことｆ二なり。
極端な場合には周囲の外部接続リード６・ｏ、５にと接
触して電気的に短絡現象を起こす問題点がある。
また通常集積回路（２）のポンディングパッド（転）。
−は外部接続リード６４）、　６４との給徘を与易にす
る几め、集積回路（２）の周辺端に設けられており、マ
クント後のワイヤボンディングの信頼性およびワイヤボ
ンディング時の衝撃荷重が集積回路（２）の周辺へ集中
することを考慮して導電ペースト６２は乗積回路（２）
より多少はみ出す程度にしてマウントするのが普通であ
り、更に、このようにすることによりマウント強度も高
められる利点がある。
またマウント時に導−１ペースト６３が集積回路よりは
み出さないようにスタンピング法等に１０塗付すること
も可能であるが、このようなスタンピング法においても
上述した現象をさけるため、集積回路（２）よりわずか
に導電ペーストがはみ出し、集積回路の側辺にはいあが
る程度に制御してマウント！ｉ！ｌｉ度をｈめるように
作業されるのが一般的である。
ま之１図示してないがダイパッド部６υあるいは集積回
路（２）の周辺＋Ｍ下に薄い絶縁＃を介して下部）ｔ、
５の配＃導体がある場合ｒｉ、この絶縁Ｉ−にピンホー
ルやクラックが入り易いし、エンキャップ材の乾燥硬化
後にわずかに残る水分やエンキャップ材を通して浸入し
てくる水分が絶縁層を通して導電ペーストの金属イオン
の移動を助ける几めダイパッドと下部配線導体間にマイ
ダレ−ジョンを引き起こし、回路＠作の誤動作をまねく
ばかりでなく極端な揚台Ｖｉ集積回路を電気的に破壊す
ることになる。
［発明の概要］ 即ち、本発明は、集積回路を載き実装するダイパット部
と、集積回路より、外部周辺回路配線ｉにワイヤボンデ
ィング接続する外部接続リードと、ダイパッド部と外部
接続リードとの間に形成された枠状の絶縁パターン部と
、周辺回路導体上に設けられた保一層とを少なくとも具
備することを特徴とする薄膜配線基板であり、絶縁パタ
ーン部と保護層が有機系絶縁物からなること、絶縁パタ
ーン部がダイパッド部に接続あるいは′：ｉなっている
こと、絶縁パターン部と保論層が同一成分の有機系絶縁
物の２層構造からなることを５Ａ施！Ｉ１４．様として
いる。
［発明の実施例］ 次に、本発明のＮ膜配線基板の一実施例の要部を第１図
により説明する。
即ち、アルミナ基板等の高抵抗基板Ｃ１００）の−下面
に２４″ＲＬ薄膜を蒸着後、通常のフォトエッチフグ工
程により集積回路を載置するダイパッド部（１０１）、
外部接続リード（１０２）、　ＣｌＯ２’）及びこの外
部接続リード（１０２）、　（１０２’）に接続されて
いる外部周辺回路配線を形成する。次にダイパッド部（
１０１）と外＄　４ｉ　Ｅリー）”　（１０２）、　（
１０２’）除イア’ｃ薄膜配線導体上に有機系絶縁物か
らなる保膿Ｍ　（１０４）を印刷値付すると共にダイパ
ッド（１０１）と外部接続リード（１０２）、　（１０
２’）との間に有機系絶縁物からなる枠状の絶縁パター
ン部（１０４’）を印刷塗布し、薄膜配線基板（１０６
）が完成される。
この枠状の絶縁パターン都（１０４’）は集積回路をタ
イパッドｉ　（１０１）にマウントする時の導２　ペー
ストのはみ出しの障壁となり、ダイパッド部（１０１）
と外ｇＨｊ接続リード（１０２）、　（１０２’）の短
絡防止がはかれるばかりでなく、マイグレーションを紡
発させるｚｍｌ気侵入の距離を長くできる。まｔ集積回
路の下面全面に接着されるので集積回路の接着強度が高
まるはかりでなく、後工程のボンディング性の信頼性も
向上する。
この場合、絶縁パターン都（１０４’）と保欣層（１０
４）を有機系絶縁物とし次のは次の理由による。
即ち、一般に薄膜配線導体上に施す耐湿を目的としたオ
ーバコート材であるパッシベーション材の耐湿性を調べ
る方法として、この上へ水滴を滴下し、配線導体間に流
れるマイグレー７ヨン電流を測定する方法が採用される
。発明者らもこの方法により種々な試料を使用してパッ
シベーション材の耐湿性について実験し定結果を表に示
す。
表 次に表について説明すると、９６％アルミナ基板上にア
ルミニウム薄膜を蒸着法によす１．４μｍ着膜し、周知
のフォトエツチング工程で配線導体幅０．５ｕ＋、配線
導体線間幅０．５ｍの＃膜配線基板試料を参考例１〜３
とした。この配Ｉ／ｓ４体上（ニオ−バコード材として
例えば高温ポリイミド８−１３３　（東し製）からなる
有機系絶縁物を２０μｍ厚２００メツシュのスクリーン
印制法で一回塗布し、Ｎ！雰囲気中にて８０℃、３０分
間キュア乾燥後、３００℃、３０分間のポストベーキン
グを実施したものを参考例４〜６とし次。この参考例４
〜６に史に有機系絶Ｎ（物を塗布したものを実施例１〜
３とし几。このようにして掛られたそれぞれの薄膜配線
基板の配線導体Ｍに直流電源にエリ電圧を印加し、水滴
約５ｃｃを滴下した時点より配線導体間に流れるマイグ
レーションｔｉを微小電流計で読みとりその電流値と時
間とを記録した。なお印加電界は２５Ｖ／。
５Ｑ　Ｖ／　Ｍ　、　８０　Ｖ／關の３種にエリ各試料
のマイグレーション特性を評価した。高＠はホットプレ
ートを用い基板前面で６０℃になるように設定した。表
中に電流値と時間を示しであるものは最大電流値を示し
た。これら試料にすべて電流値が最大値を示した後は除
々に小さくなる傾向を示した。また０印は１時間経過し
てもマイグレーション電流が０．００１ｍＡ以下であっ
たことを示す。
この表からオーバコート材のないものは室温高湿、高温
高湿ともにマイグレーション電流が流れ。
その特性は悪いこと１）わかる。またオーバコート材と
して有機系絶縁物を一回塗布し几ものはオーバコート材
がないものよりも良好であるが、高温高湿においてはピ
ンホールのｔめｔ流が流れだし耐湿構造としては充分な
ものとはいえない。これに対し、実施例１−３にみられ
るように有機系絶縁物を二重塗付したものは１時間以上
経過してもマイグレーション電流が０．００１ｍＡ以下
と他のものと比較し著しくマイグレーション特性が向上
している。発明者らはこのような実験結果から薄膜配線
導体のパッシベーションおよびダイパット部と外部接続
リード間の絶縁パターンとしては有機系絶縁物を２Ｒｅ
ｌｔ造とした。
、　このように２層＋１９造にすることにより、集積回
路と外部接続リードとを接読するボンディング線の保護
を兼ねて行なわれる集積回路保護のエンキャップ剤（通
常ゲル状の粘度の低い有機系絶縁物を用いる。）との踏
着性が高まり外気より浸入するｆｌ湿気ｉ減少し、マイ
グレーションを誘発させる機会はｖＩｒ、城する。
次に本発明の変形例を第２図により説明する。
１ｉ　Ｌ％第１図と同一符号は同一部を示し、特に説明
しない。
この変形例はダイパッド部（１０１）下に下部導体間Ｉ
Ｑ　（１１４）を有多層の蕩シ４配線基板（１１２）の
例である。この相合に問題となるのはＪＡ８を回路のマ
ウント時に用いる４ｔ、ペーストの金属イオンがマイグ
レーションにより層間絶縁層（１１３）を】亀して下部
Ｍ＞体間ｆｉ　（１１４）に達する層間ショートが起る
ことである。こ７１を防止するには（２）に示すよ５に
枠状の絶嶽ハターン部（１０４’）の一部がダイパッド
部（１０１）と穎、なるか、完全に接触するようにすれ
ば下部６Ｌ体配Ｎ　（１１４）と得すペーストのマイク
レージョンによる金属イオンの長い移動距離が設けられ
るばかりでなく、下部導体間Ｈ（１１４）へのパッシベ
ーションが施されることになり、外気の湿気やエンキャ
ップ剤中に残る水分が下部導体配線（１１４）に達する
機４Ｒは皆無となり、歩留りのよい信頼性の高い多層の
薄膜配線基板が得られる。
「発明の効果」 本発明の薄膜配線基板には次のような効果がｂるＣ 第１にダイパッド部と外部接続リード間でのマウント材
である導電ペーストの金属イオンによるマイグレーショ
ン防止ができる。
第２にダイパッド部の下に配設されている下部導体配線
との間において導電ペーストの金属イオンによるマイグ
レーション防止ができる。
第３にダイパッド部周囲に配設されている外部接続リー
ドと導電ペーストによる電気釣短銘現象が防止できる。
第４にダイパッド部への集秒回路のマウント強Ｋが高ま
り、ボンディング性が向上する。
第５にパッシベーションＦ１児全となり回路動作の安定
化がけかれるばかりでなく実装組豆時の歩留りが向上し
、品質が安定すると共に高信頼性が得らｔＬる。
【図面の簡単な説明】
Ｍ１凶は本発明の薄膜配線基板の一実施例の要部拡大図
であり、第１図（ａ）に午面図、第１１’ｇＪ　（ｂ）
は第１ｉｄ（ａ）をＡ−Ａ線に沿って切断して見た断面
図、第２肉は本発明の島原配線基板の変形例の侠部拡太
図でおり、第２図（ａ）は平面ＩＷ、第２図（ｂ）　ｕ
　’ｔ＝　２図（ａ）　’ｒ　Ｌ３−　Ｂ　ｆｉｌに沿
って切す、＋［シて見た断面図、第３図ｔ′ｌｔ冨着型
イメージセンサの回１６構成図、第４図は第３図の密着
型イメージセ／すを実装組立てた時の断ＩｔＪ図、第５
図は従来の博腺配紛基叛の一例の要８′ｔｓｗ、大１１
Ｍ１であり、第５図（ａ）は平面図、第５図（ｂ）は櫂
５はｉ　（ａ）￥Ｕ−Ｃ鞭に市って切〜ｒして見几ｈＪ
ｒ０１１図である。 １００・・・高抵抗柚板　　１０１・・・ダイパッド部
１０２、１０２’・・・外８１１５接続リード　１０４
・・・保υ層１０４・・・杷糺パターン　１１１６．１
１２・・・薄ＩＨ＆配な１基板第　　１　　図 （ｂ） 第　　２　　図 ｅ１ １／牟　　１００　　　　／／４ 第３図 号 ジ　？　　？

Claims (4)

    【特許請求の範囲】
  1. （１）集積回路を載置実装するダイパット部と、前記集
    積回路より外部周辺回路配線にワイヤボンディング接続
    する外部接続リードと、前記ダイパッド部と前記外部接
    続にリードとの間に形成された枠状の絶縁パターン部と
    、周辺回路導体上に形成された保護層とを少なくとも具
    備することを特徴とする薄膜配線基板。
  2. （２）絶縁パターン部と保護層が有機系絶縁物からなる
    ことを特徴とする特許請求の範囲第１項記載の薄膜配線
    基板。
  3. （３）絶縁パターン部がダイパッド部の周辺に接触ある
    いは重なつていることを特徴とする特許請求の範囲第１
    項または第２項記載の薄膜配線基板。
  4. （４）絶縁パターン部と保護層が同一成分の有機系絶縁
    物の２層構造からなることを特徴とする特許請求の範囲
    第１項乃至第３項いずれかに記載の薄膜配線基板。
JP59199482A 1984-09-26 1984-09-26 薄膜配線基板 Pending JPS6178127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59199482A JPS6178127A (ja) 1984-09-26 1984-09-26 薄膜配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59199482A JPS6178127A (ja) 1984-09-26 1984-09-26 薄膜配線基板

Publications (1)

Publication Number Publication Date
JPS6178127A true JPS6178127A (ja) 1986-04-21

Family

ID=16408537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59199482A Pending JPS6178127A (ja) 1984-09-26 1984-09-26 薄膜配線基板

Country Status (1)

Country Link
JP (1) JPS6178127A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63159261U (ja) * 1987-04-06 1988-10-18
JPH04121779U (ja) * 1991-04-18 1992-10-30 株式会社富士通ゼネラル Ｔｏｔ接続ランド

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63159261U (ja) * 1987-04-06 1988-10-18
JPH0545009Y2 (ja) * 1987-04-06 1993-11-16
JPH04121779U (ja) * 1991-04-18 1992-10-30 株式会社富士通ゼネラル Ｔｏｔ接続ランド

Similar Documents

Publication Publication Date Title
TW444288B (en) Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
JPS6249741B2 (ja)
JPH02201948A (ja) 半導体装置パッケージ
JPS6178127A (ja) 薄膜配線基板
JPS6067984A (ja) 平面表示パネルの電極端子取出構造
JPS6147690A (ja) 厚膜配線基板
JPS5938075A (ja) サ−マルヘツド
JP2002373961A (ja) 樹脂封止型電子装置
JPS62173749A (ja) 半導体装置
JPH08204098A (ja) 半導体装置用リードフレーム
CN217655882U (zh) 一种发光面板以及光疗装置
JP2890809B2 (ja) 厚膜印刷基板
JP2596246B2 (ja) 半導体集積回路装置
JP3232697B2 (ja) 樹脂封止型半導体装置
JPS6115587B2 (ja)
JPS58205780A (ja) 感熱印字ヘツド
JPH0228546Y2 (ja)
JPH0117839Y2 (ja)
JPH0414842Y2 (ja)
JP2000031340A (ja) 電子部品
JPH0739244Y2 (ja) 混成集積回路装置
JPS6129144A (ja) 半導体装置
JPS60119765A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JP4132124B2 (ja) 半導体装置の構造
JPH0344934A (ja) 半導体装置