KR910008975B1 - 반도체 접속장치 및 그 제조방법 - Google Patents
반도체 접속장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR910008975B1 KR910008975B1 KR1019880016752A KR880016752A KR910008975B1 KR 910008975 B1 KR910008975 B1 KR 910008975B1 KR 1019880016752 A KR1019880016752 A KR 1019880016752A KR 880016752 A KR880016752 A KR 880016752A KR 910008975 B1 KR910008975 B1 KR 910008975B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- insulating material
- insulating
- primary
- etching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000011810 insulating material Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims description 113
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000002407 reforming Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 206010070834 Sensitisation Diseases 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 대한 다층 전도물질 접속장치의 평면도.
제2도는 종래 기술에 의한 다층 전도물질 접속장치의 평면도.
제3a도 내지 제3d도는 본 발명에 의한 다층 전도물질 접속장치의 제조공정에 대한 일실시예도.
제4a도 내지 제4d도는 본 발명에 의한 개선된 다층 전도물질 접속장치의 제조공정에 대한 다른 실시예도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1차 전도물질 2 : 제1차 절연물질
3 : 제2차 전도물질 4 : 제2차 절연물질
5 : 제3차 전도물질 6 : 제3차 절연물질
7 : 스페이서용 절연물질 8 : 열산화막
9 : 감광물질 10 : 접속영역
본 발명은 반도체 장치의 제조공정에 관한 것으로, 특히 다층(Multi-Layer) 전도물질의 반도체 접속장치 및 그 제조방법에 관한 것이다.
종래의 기술로 이루어진 다층 전도물질 접속장치는 제2도에 나타낸 것처럼 제1차 전도물질과 제3차 전도물질을 연결하기 위하여 콘택마스크를 제2차 전도물질과 어느 정도 간격을 유지하여 설계함에 따라 집적도가 낮아지는 문제점이 있었다.
따라서, 본 발명에서는 상기의 집적도를 향상하기 위하여 자기정열콘택(Self-Aligned Contact)방법을 이용하여 제2차 전도물질 내에 콘택을 형성하며 이에 발생하는 제2차 전도물질과의 전기적 절연문제는 절연물질 스페이서를 콘택 측벽에 형성하여 해결하고 집적도를 향상시키는데 그 목적이 있다.
본 발명에 의하면, 제1차 전도물질 상부에 제1차 절연물질을 형성하고 제2차 전도물질을 침착한 다음 제2차 절연물질을 형성하여 각 전도물질간의 절연을 시키고 제3차 전도물질을 접속하기 위하여 접속영역을 형성하고 다시 제3차 전도물질을 침착하여 접속시키는 다층 접속방법을 제공한다.
그러면 본 발명을 첨부된 도면을 참고로 상세히 설명하면 다음과 같다.
제1도는 본 발명의 접속장치를 주요부분만 간략하게 나타낸 평면도로서, 제1차 전도물질(1), 제2차 전도물질(3) 및 제3차 전도물질(6)이 중첩되는 부분에 접속영역(10)이 형성되도록하여 종래(제2도)보다 집적도를 향상시킨 것을 나타낸다.
제2도는 종래의 접속장치를 주요부분만 간략하게 나타낸 평면도로서, 제1차 전도물질(1)과 제2차 전도물질(3)이 중첩된 부분의 우측면에 제1차 전도물질(1)과 접속영역(10)을 형성한 것으로, 이러한 구조에서는 직접도가 그만큼 떨어지게 된다. 그에 대한 구체적 설명은 하기에 주어지는 명세서의 설명을 통하여 더욱 구체적으로 설명한다.
제3a도 내지 제3d도는 본 발명에 의한 다층 전도물질 접속장치의 제조공정에 대한 일실시예를 도시한 단면도로써, 각 단계별로 상술하면 다음과 같다.
제3a도는 제1차 전도물질(1), 제1차 절연물질(2), 제2차 전도물질(3), 제2차 절연물질(4) 및 제3차 전도물질(5)을 순차적으로 형성하고 제3차 전도물질(5) 상부에 감광물질(9)을 형성한후, 제1도의 접속영역(10)이 형성될 부분에 감광물질을 선택적으로 제거한 상태의 단면도이다. 여기서, 상기의 제3차 전도물질(5)을 제2차 절연물질(4) 상부에 침착하는 것은 패턴형성시 공정과정에서 발생할 수 있는 제2차 절연물질(4)의 손상을 방지하고, 절연 특성의 저하를 방지하는 것이다.
제3b도는 제3차 전도물질(5), 제2차 절연물질(4) 및 제2차 전도물질(3)을 비등방성 식각방법으로 선택적으로 식각한후, 상부의 감광물질(9)을 제거한 상태의 단면도이다.
제3c도는 절연물질을 식각된 접속영역과 제3차 전도물질(5) 상부에 침착한후, 비등방성 식각방법으로 제1차 절연물질(2)까지 제거하여, 식각된 접속영역 측벽에 스페이서용 절연물질(7)이 형성된 상태의 단면도이다.
제3d도는 상기 접속영역의 노출된 1차 전도물질(1)의 상부와 스페이서 절연물질(7) 상부 및 제3차 전도물질(5) 상부에 다시 제3차 전도물질(6) 침착시켜 제3차 전도물질(6)을 자기정열콘택방법으로 제1차 전도물질(1)과 접속시키고 패턴을 형성한 상태의 단면도이다.
상기 식각공정에서 약간의 변형을 취할 수 있는데, 즉 제3b도에서 비등방성 식각할 때, 제1차 전도물질(1) 상부의 제1차 절연물질(2)도 제거하여 제3c도에서 절연물질을 접속영역의 측벽과 제1차 전도물질(1) 및 제3차 전도물질(5) 상부에 침착하고 비등방성 식각을 실시하여 스페이서용 절연물질(7)을 형성하므로써 제3d도와 같은 동일한 결과를 얻을 수 있다.
제4a도 내지 제4d도는 본 발명에 의한 개선된 다층 전도물질 접속장치의 다른 실시예의 공정과정을 도시한 단면도로써, 제3a도 내지 제3d도와 같이 공정을 실시할 때, 스페이서용 절연물질(7)이 얇은 경우에 발생되는 절연특성의 문제점을 근본적으로 개선하기 위하여 제2차 전도물질(3)을 절연물질(2 및 4)보다 안쪽으로 열산화막을 형성시켜 절연특성을 향상시킨 것이다. 그럼 이하에서 구체적으로 살펴보기로 한다.
제4a도는 상기의 제3a도와 동일하므로 명세서를 간단히 하기 위하여 설명을 생략한다.
제4b도는 상기의 제3b도와 같이 제3차 전도물질(5), 제2차 절연물질(4), 제2차 전도물질(3) 및 제1차 절연물질(2)을 비등방성 식각방법을 사용하여 선택적인 식각을 한 다음, 열산화막(8)을 제1차 전도물질(1) 상부와 제2차 전도물질 측면벽 및 제3차 전도물질(5) 상부에 형성한 상태의 단면도이다.
상기 공정에서 절연물질(2 및 4)는 열산화 공정시 거의 산화에 의한 증감변화가 없고, 전도물질(1, 3 및 5)은 산화가 신속하게 형성되므로 결국 각 물질층에 형성된 열산화막(8)은 도면에서와 같이 원래보다 안쪽으로 산화되고 볼록한 형태로 나타난다.
제4c도는 접속영역 측벽과 1차 전도물질(1) 상부와 제3차 전도물질(5) 상부에 절연물질을 형성한 후 비등방성 식각방법에 의한 식각하여 스페이서용 절연물질(7)이 형성된 상태의 단면도이다.
제4d도는 상기 접속영역의 1차 전도물질(1) 상부와 스페이서용 절연물질(7)측면과 제3차 전도물질(5) 상부에 다시 제3차 전도물질(6)을 침착하여 제1차 전도물질(1)과 제3차 전도물질(6)은 자기정열콘택 방법을 이용하여 접속되고, 제2차 전도물질(3)과는 절연되도록 형성한 상태의 단면도이다.
상기의 제3a도 내지 제3d도 및 제4a도 내지 제4d도의 공정방법과의 다른 일예로써, 제3차 전도물질(5) 대신에 식각선택비가 높은 제3차 절연물질을 침착하여 스페이서를 형성한 다음, 다시 상기의 제3차 절연물질을 제거하고 제3차 전도물질(5)를 침착시켜 자기정열 공정으로 제3차 전도물질과 제1차 전도물질을 접속하고 제2차 전도물질과는 절연시키는 방법이 있는데, 상세히 설명하면, 제3a도나 제4a도와 같이 제1차 전도물질(1), 제1차 절연물질(2), 제2차 전도물질(3) 및 제2차 절연물질(4)을 순차적으로 형성한 후, 식각선택비가 높은 제3차 절연물질을 제2차 절연물질(4) 상부에 침착하고, 그 상부에 감광물질(9)을 형성하고 선택적인 식각으로 제3차 절연물질, 제2차 절연물질(4) 및 제2차 전도물질(3)을 제거하고, 제3c도나 제4c도와 같이 스페이서용 절연물질(7)을 접속영역 측면에 형성하고 상기의 제3차 절연물질을 제거한 후, 제3d도나 제4d도와 같이 제3차 절연물질을 제거한 후, 제3d도나 제4d도와 같이 제3차 전도물질(6)을 침착하여 제1차 전도물질(1)과 접속되도록 하는 공정방법으로도 본 발명의 기술사상이 실시될 수 있다.
상기에서 선택비가 높은 제3차 절연물질(예 : 질화막)을 사용하는 것은 패턴을 형성하기 위한 식각할때나 열산화막 공정시에 산화되는 것을 방지하여 하부의 절연물질에 다른 물질이 확산되는 것을 방지함으로서 절연물질의 절연특성을 보존하기 위함이다.
본 발명은 전도물질이 다층으로 형성되었을때 선별하여 접속시킬 수 있는 효과가 있어 전도물질이 3층구조보다 더 많은 층 즉 전도물질이 5층 구조로 침착될 경우에도 응용될 수 있어서 반도체 소자의 고집적화에 크게 기여할 수 있다.
Claims (5)
- 다층으로 형성된 반도체 접속장치의 제조공정으로, 제1차 전도물질 상부에 제2차 절연물질을 형성하고, 그 상부에 제2차 전도물질을 침착한후, 그 상부에 제2차 절연물질을 형성하고 그 상부의 제3차 전도물질과 제1차 전도물질과 접속하기 위한 공정방법에 있어서, 제2차 절연물질 상부에 제3차 전도물질을 침착하고 그 상부에 감광물질을 형성하여, 선택적 식각으로 감광물질을 일정부분 제거하는 단계와, 상기의 식각된 감광물질 상부에서 비등방성 식각으로 제3차 전도물질, 제2차 절연물질, 제2차 전도물질 및 제1차 절연물질을 식각하는 단계와, 상기의 식각된 접속영역 측정벽과 제1차 전도물질 상부에 절연물질을 형성하고, 다시 비등방성 식각으로 스페이서용 절연물질을 식각된 접속영역 측면벽에 형성하는 단계와, 다시 제3차 전도물질을 접속영역의 노출된 제1차 전도물질과 제3차 전도물질 상부에 접속시키고 제2차 전도물질과는 절연시켜서 접속영역을 형성하는 것을 특징으로 하는 반도체 접속장치의 제조방법.
- 제1항에 있어서, 상기의 제3차 전도물질, 제2차 절연물질, 제2차 전도물질 및 제1차 절연물질을 비등방성 식각으로 한번에 식각하는 단계 대신에, 제3차 전도물질, 제2차 절연물질 및 제2차 전도물질만을 선택적 식각하는 단계와, 상기 식각된 접속영역 측면벽과 1차 절연물질 상부에 절연물질을 형성하는 단계와, 다시 비등방성 식각으로 제1차 절연물질까지 식각으로 스페이서용 절연물질을 제1차 전도물질 상까지 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 접속장치의 제조방법.
- 제1항 또는 제2항에 있어서, 상기의 비등방성 식각으로 제3차 전도물질, 제2차 절연물질, 제2차 전도물질 및 제1차 절연물질을 전부 식각하거나 상기 제1차 절연물질을 제외한 나머지 물질만을 선택적으로 식각하여 제거하는 단계후에, 열산화막 형성공정으로 식각된 영역의 제2차 전도물질과 제3차 전도물질을 산화시켜 절연물질의 식각표면보다 더 안쪽까지 열산화막을 형성시키는 단계와, 절연물질을 식각된 접속영역과 제3차 전도물질 상부에 다시 형성하고 비등방성 식각방법으로 스페이서용 절연물질을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 접속장치의 제조방법.
- 제1항, 제2항 또는 제3항중 어느한 항에 있어서, 제2차 절연물질 상부에 제3차 전도물질을 침착하는 대신에, 식각선택비가 높은 제3차 절연물질을 제2차 절연물질 상부에 형성하는 단계와, 그 상부에 감광물질을 형성하고 비등방성식각으로 접속영역을 선택적 식각하여, 감광물질을 제거한 다음 접속영역 측면벽에 스페이서용 절연물질을 형성하는 단계와, 상기의 제3차 절연물질을 제거하고 제3차 전도물질을 침착하여 접속영역의 노출된 1차 전도물질과는 접속시키고 제2차 전도물질과는 절연시켜서 접속영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 접속장치의 제조방법.
- 다층으로 형성된 반도체 접속장치에서, 제1차 전도물질, 제1차 절연물질, 제2차 전도물질, 제2차 절연물질 및 제3차 전도물질이 순차적으로 적층된 구조로 형성되고, 다시 제3차 전도물질을 제1차 전도물질에 접속되도록 접속영역이 제3차 전도물질에서 제1차 전도물질에 접속되도록 영역이 제3차 전도물질에서 제1차 전도물질에 접속되도록 접속영역이 제3차 전도물질에서 제1차 전도물질 상부까지 식각된 홈이 형성되며, 제2차 전도물질과 재형성시키는 제3차 전도물질을 절연하는 수단으로 스페이서 절연물질이 상기 식각된 홈내부의 측면벽에 형성된 구조에 있어서, 상기 식각된 홈의 스페이서 절연 물질과 인접한 제2차 전도물질의 일정부분을 열산화처리에 의해 내측으로 더 이격되게 하여 절연도를 높인 구조로 이루어진 것을 특징으로 하는 반도체 접속장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880016752A KR910008975B1 (ko) | 1988-12-16 | 1988-12-16 | 반도체 접속장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880016752A KR910008975B1 (ko) | 1988-12-16 | 1988-12-16 | 반도체 접속장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900010929A KR900010929A (ko) | 1990-07-11 |
| KR910008975B1 true KR910008975B1 (ko) | 1991-10-26 |
Family
ID=19280213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880016752A KR910008975B1 (ko) | 1988-12-16 | 1988-12-16 | 반도체 접속장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910008975B1 (ko) |
-
1988
- 1988-12-16 KR KR1019880016752A patent/KR910008975B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900010929A (ko) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444021A (en) | Method for making a contact hole of a semiconductor device | |
| KR100260577B1 (ko) | 자기정렬형 콘택 형성방법 | |
| US6214663B1 (en) | Methods of fabricating integrated circuit devices having contact pads which are separated by sidewall spacers | |
| JP2578577B2 (ja) | コンタクトホール形成方法 | |
| JPH0821689B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| KR100190105B1 (ko) | 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조 | |
| KR100349986B1 (ko) | 메모리셀의비트라인용비아홀제조방법 | |
| KR950011556B1 (ko) | 반도체 접속장치 형성방법 | |
| KR920005453B1 (ko) | 반도체 접속장치 형성방법 | |
| KR100268447B1 (ko) | 커패시터 및 그의 제조 방법 | |
| KR940012650A (ko) | 반도체 소자의 콘택제조방법 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| KR910008975B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| JP3355511B2 (ja) | 半導体装置の製造方法 | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2616706B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JPH04348070A (ja) | 半導体装置及びその製造方法 | |
| KR950011986B1 (ko) | 고집적 반도체 접속장치 제조방법 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JPH01215060A (ja) | メモリ装置の製造方法 | |
| JP3204449B2 (ja) | 半導体装置 | |
| KR100257159B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0126647B1 (ko) | 반도체소자의 접속장치 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 18 |
|
| EXPY | Expiration of term |