KR910006975A - 개선된 불스트래핑 레벨 조정회로 - Google Patents

개선된 불스트래핑 레벨 조정회로 Download PDF

Info

Publication number
KR910006975A
KR910006975A KR1019890013708A KR890013708A KR910006975A KR 910006975 A KR910006975 A KR 910006975A KR 1019890013708 A KR1019890013708 A KR 1019890013708A KR 890013708 A KR890013708 A KR 890013708A KR 910006975 A KR910006975 A KR 910006975A
Authority
KR
South Korea
Prior art keywords
mosfet
gate
series
level
gates
Prior art date
Application number
KR1019890013708A
Other languages
English (en)
Other versions
KR920000403B1 (ko
Inventor
오종훈
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019890013708A priority Critical patent/KR920000403B1/ko
Priority to US07/586,000 priority patent/US5073731A/en
Priority to JP2254988A priority patent/JPH0752581B2/ja
Publication of KR910006975A publication Critical patent/KR910006975A/ko
Application granted granted Critical
Publication of KR920000403B1 publication Critical patent/KR920000403B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01735—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by bootstrapping, i.e. by positive feed-back
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

개선된 불스트래핑 레벨 조정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 불스트래핑 레벨 조정회로.
제5도는 제4도의 Vcc 레벨 감지기 회로의 실시예도.

Claims (2)

  1. 불스트래핑 레벨 조정회로에 있어서, 불스트래핑 동작점 φ1으로부터 각각 병렬접속되는 MOSFET 캐패시터 CBOUST내지 C4와, 상기 각각의 MOSFET 캐패시터 CBOUST내지 C4로부터 제각기 직렬접속되는 시간지연 및 신호반전용 NOT 게이트 G1내지 G4와, 상기 NOT 게이트 G1으로부터 직렬접속되고, 자체의 두입력단자는 제어신호 φ2를 공급받는 NAND 게이트 G5와, 상기 각각의 NOT 게이트 G2내지 G4로부터 직렬접속되고 자체의 한 입력단자는 상기 제어신호 φ2를 공급받고, 나머지 다른 입력단자는 Vcc 레벨감지기에 접속되는 NAND 게이트 G6내지 G8과, 상기 각각의 NOT 게이트 G2내지 G4의 나머지 한 단자로부터 각각이 직렬접속된 각각의 레벨감지회로 2A, 2B 및 2C로 구성되어 불스트래핑이 생성되는 점의 Vcc 레벨을 감지하여 원하는 논리적 신호를 출력하는 Vcc 레벨을 감지기를 구비하여, 그로인하여 상기 제어신호 φ2와 Vcc 레벨감지기의 출력을 합성하여 불스트래핑 레벨이 조정되도록 한 것을 특징으로 하는 개선된 불스트래핑 레벨 조정회로.
  2. 제1항에 있어서, 상기 Vcc 레벨감지기를 구성하는 각각의 Vcc 레벨감지회로는, 상기 불스트래핑 동작점 φ1으로부터 제각기 접속되고 자체의 각각의 게이트 및 드레인 단자가 서로 접속되어 있는 MOSFET Q3내지 Q6와, 상기 MOSFET Q6로부터 직렬연결되고 자체의 게이트 단자는 상기 MOSFET Q4및 Q5의 직렬접속점에 연결된 MOSFET Q7과, 자체의 입력단자는 상기 MOSFET Q6및 Q7의 직렬접속점으로부터 접속되고 그의 출력단자는 상기 NAND 게이트 G6내지 G8의 나머지 한 입력단자에 접속된 NOT 게이트 G9로 구성되는 것을 특징으로 하는 개선된 불스트래핑 레벨 조정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013708A 1989-09-23 1989-09-23 개선된 붙스트래핑 레벨 조정회로 KR920000403B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019890013708A KR920000403B1 (ko) 1989-09-23 1989-09-23 개선된 붙스트래핑 레벨 조정회로
US07/586,000 US5073731A (en) 1989-09-23 1990-09-21 Bootstrapping level control circuit for word line signal producing circuit in a dram
JP2254988A JPH0752581B2 (ja) 1989-09-23 1990-09-25 Ｄｒａｍ内のワード線信号発生器用ブートストラッピングレベル制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890013708A KR920000403B1 (ko) 1989-09-23 1989-09-23 개선된 붙스트래핑 레벨 조정회로

Publications (2)

Publication Number Publication Date
KR910006975A true KR910006975A (ko) 1991-04-30
KR920000403B1 KR920000403B1 (ko) 1992-01-13

Family

ID=19290118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013708A KR920000403B1 (ko) 1989-09-23 1989-09-23 개선된 붙스트래핑 레벨 조정회로

Country Status (3)

Country Link
US (1) US5073731A (ko)
JP (1) JPH0752581B2 (ko)
KR (1) KR920000403B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805973B2 (ja) * 1990-05-11 1998-09-30 日本電気株式会社 ブートストラップ回路
JPH05151773A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
EP0552404A1 (de) * 1992-07-23 1993-07-28 Siemens Aktiengesellschaft Schaltungsanordnung zur Begrenzung der Ausgangsspannung einer Spannungserhöhungsschaltung
US5317212A (en) * 1993-03-19 1994-05-31 Wahlstrom Sven E Dynamic control of configurable logic
US5594697A (en) * 1994-06-28 1997-01-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US5724286A (en) * 1994-12-14 1998-03-03 Mosaid Technologies Incorporated Flexible DRAM array
US5801411A (en) * 1996-01-11 1998-09-01 Dallas Semiconductor Corp. Integrated capacitor with reduced voltage/temperature drift
KR100481825B1 (ko) * 1997-05-09 2005-09-13 삼성전자주식회사 워드라인전압발생회로를갖는반도체메모리장치
US6215708B1 (en) 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
JP3838607B2 (ja) * 1999-03-17 2006-10-25 松下電器産業株式会社 半導体集積回路装置
US6917221B2 (en) * 2003-04-28 2005-07-12 International Business Machines Corporation Method and apparatus for enhancing the soft error rate immunity of dynamic logic circuits
US7443735B2 (en) * 2006-12-22 2008-10-28 Sandisk Corporation Method of reducing wordline recovery time
US7495992B2 (en) * 2006-12-22 2009-02-24 Sandisk Corporation System for reducing wordline recovery time

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922138A (en) * 1987-05-25 1990-05-01 Canon Kabushiki Kaisha Scan circuit using a plural bootstrap effect for forming scan pulses
US4896297A (en) * 1987-10-23 1990-01-23 Mitsubishi Denki Kabushiki Kaisha Circuit for generating a boosted signal for a word line
JPH02185792A (ja) * 1989-01-12 1990-07-20 Nec Corp 半導体記憶回路
JP2801654B2 (ja) * 1989-06-30 1998-09-21 株式会社東芝 ダイナミック型半導体記憶装置
JPH0358379A (ja) * 1989-07-26 1991-03-13 Toshiba Corp ダイナミックｒａｍのワード線駆動回路

Also Published As

Publication number Publication date
JPH0752581B2 (ja) 1995-06-05
US5073731A (en) 1991-12-17
KR920000403B1 (ko) 1992-01-13
JPH03119596A (ja) 1991-05-21

Similar Documents

Publication Publication Date Title
KR910006975A (ko) 개선된 불스트래핑 레벨 조정회로
KR910006732A (ko) 전류검출회로
KR890012385A (ko) 반도체 집적회로
KR850000793A (ko) 반도체(rom)
KR860004352A (ko) 입출력처리용 연산장치
KR900002552A (ko) 출력회로
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR830008280A (ko) 잡음 저감 회로
KR910017734A (ko) 전자기기장치
KR840000123A (ko) 이중 모우드 음색검출기 회로
KR920010907A (ko) 자유 전하 회로
KR890015285A (ko) 반도체집적회로의 오동작방지회로
KR910021030A (ko) 스큐 클램프 회로
KR920009033A (ko) 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원
KR920006989A (ko) 불휘발성 반도체기억장치
KR910007239A (ko) 푸쉬풀 출력회로
KR920010247A (ko) 탄두 감지 장치
KR970019040A (ko) 구형파의 가장자리 검출회로
KR920015730A (ko) 시모스 입력 레벨 감지회로
KR900008760A (ko) 검파회로
KR910021050A (ko) 디코더 회로
KR920001841A (ko) 파워 온 리셋트 회로
KR870008462A (ko) 전화 제어장치
KR970055371A (ko) 클럭의 유무 판별 회로
KR890010690A (ko) 전 가산기를 이용한 승수회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 18

EXPY Expiration of term