KR910006973A - 메모리의 데이타 고속 전송회로 - Google Patents
메모리의 데이타 고속 전송회로 Download PDFInfo
- Publication number
- KR910006973A KR910006973A KR1019890013480A KR890013480A KR910006973A KR 910006973 A KR910006973 A KR 910006973A KR 1019890013480 A KR1019890013480 A KR 1019890013480A KR 890013480 A KR890013480 A KR 890013480A KR 910006973 A KR910006973 A KR 910006973A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- terminal
- moss
- sio
- memory
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 메모리의 데이타 고속 전송회로도.
Claims (1)
- 메모리셀어레이(1')및 비트라인센스증폭기(BS1-BSn), 모스(MOS1-MOS6)로 구성되는 데이타저장부(1)와, 이와같이 구성되는 데이타저장부(2-10)가 병렬전송선로(PIO1-PIOn) 및 직렬전송선로(SIO)를 통하여 데이타입력단자(IN)에 접속됨과 아울러 데이타센스증폭기(DS1)를 통해서는 데이타출력단자(OUT)에 접속되어 구성된 데이타전송회로에 있어서, 상기 병렬전송선로(PIO1)의 종단부를 리드제어단자(RG1)에 게이트와 공통접속된 모스(MOS21, MOS22)를 통하여 드레인이 상기 직렬전송선로(SIO)의 비트라인(BIT,)에 각기 접속된 모스(MOS25, MOS26)의 게이트에 접속함과 아울러, 그들의 소오스 공통접속점을 게이트가 리드제어단자(RG1')에 접속된 모스(MOS27)의 드레인에 접속한 후, 상기 비트라인(BIT,)을 게이트가 라이트제어단자(WR1)에 공통접속된 모스(MOS23), (MOS24)를 각기 통하여 상기 모스(MOS21), (MOS22)의 소오스에 각각 접속하여 데이타전송제어부(DT1)를 구성하고, 이와같이 구성한 데이타전송제어부(12-20)를 상기 직렬전송제어부(SIO)에 다단으로 접속하여 구성된 것을 특징으로 하는 메모리의 데이타 고속 전송회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890013480A KR910006973A (ko) | 1989-09-19 | 1989-09-19 | 메모리의 데이타 고속 전송회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890013480A KR910006973A (ko) | 1989-09-19 | 1989-09-19 | 메모리의 데이타 고속 전송회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910006973A true KR910006973A (ko) | 1991-04-30 |
Family
ID=67661653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890013480A KR910006973A (ko) | 1989-09-19 | 1989-09-19 | 메모리의 데이타 고속 전송회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910006973A (ko) |
-
1989
- 1989-09-19 KR KR1019890013480A patent/KR910006973A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008526A (ko) | 반도체 기억장치 | |
| KR880004478A (ko) | 반도체 기억장치 | |
| KR880008333A (ko) | 반도체 메모리 | |
| KR880003328A (ko) | 반도체 메모리장치 | |
| KR920006975A (ko) | 반도체 메모리 회로 | |
| KR870008320A (ko) | 상이형 메모리셀로 구성되는 반도체 메모리장치 | |
| KR860003605A (ko) | 반도체 메모리 장치 | |
| KR910010530A (ko) | 램 테스트시 고속 기록회로 | |
| KR930001212A (ko) | 반도체 기억장치 | |
| KR910020729A (ko) | 반도체 기억회로 | |
| KR920017115A (ko) | 반도체기억장치 | |
| KR900019041A (ko) | 반도체 메모리 | |
| KR920003162A (ko) | 다포트 캐시 메모리 | |
| KR910010512A (ko) | 이중 파워라인(power line)을 갖는 다이나믹램의 센스증폭기 | |
| KR890004331A (ko) | 고입피던스를 이용한 스태틱램의 데이타 출력 버퍼 | |
| KR900019043A (ko) | 집적 전계 효과 트랜지스터 메모리 | |
| KR880004483A (ko) | 데이타 버스 리세트 회로를 구비한 반도체 기억장치 | |
| KR900008520A (ko) | 불휘발성 메모리 | |
| KR910006973A (ko) | 메모리의 데이타 고속 전송회로 | |
| KR910017421A (ko) | 멀티-포트, 바이폴라-CMOS 메모리 셀(Multi-port, bipolar-CMOS memory cell) | |
| KR870007511A (ko) | 데이타 판독회로 | |
| KR910013282A (ko) | 복수포트 반도체메모리 | |
| KR900008523A (ko) | 반도체 메모리 소자 | |
| KR920001526A (ko) | 반도체 메모리 장치 | |
| KR920005150A (ko) | 씨모오스디램의 센스 앰프 구성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |