KR910004592Y1 - 다이오우드 - Google Patents
다이오우드 Download PDFInfo
- Publication number
- KR910004592Y1 KR910004592Y1 KR2019850013898U KR850013898U KR910004592Y1 KR 910004592 Y1 KR910004592 Y1 KR 910004592Y1 KR 2019850013898 U KR2019850013898 U KR 2019850013898U KR 850013898 U KR850013898 U KR 850013898U KR 910004592 Y1 KR910004592 Y1 KR 910004592Y1
- Authority
- KR
- South Korea
- Prior art keywords
- gaas
- schottky
- junction
- diode
- film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 43
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000005755 formation reaction Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 210000003027 ear inner Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000020004 porter Nutrition 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 고안의 제1실시예에 의한 GaAs 쇼트키이다이오우드를 나타낸 평면도.
제 2 도 및 제 3 도는 제 1 도에 나타낸 GaAs 쇼트키이다이오우드의 제조에 사용하는 포토마스크를 나타낸 평면도.
제 4 도는 본원 고안의 제2실시예에 의한 GaAs 쇼트키이다이오우드를 나타낸 평면도.
제 5 도 및 제 6 도는 제 4 도에 나타낸 GaAs 쇼트키이다이오우드의 제조에 사용하는 포토마스크를 나타낸 평면도.
제 7 도는 본원 고안의 제3실시예에 의한 GaAs 쇼트키이다이오우드를 나타낸 평면도.
제 8 도 및 제 9 도는 제 7 에 나타낸 GaAs 쇼트키이다이오우드의 제조에 사용하는 포토마스크를 나타낸 평면도.
제 10 도는 본원 고안의 변형예에 의한 표면 2극전형 쇼트키이다이오우드를 나타낸 평면도.
제 11 도∼제 14 도는 제 10 도에 나타낸 표면 2전극형 쇼트키이다이오우드의 제조에 사용하는 포토마스크를 나타낸 평면도.
제 15 도는 종래의 pn접합 다이오우드를 나타낸 단면도.
제 16 도는 종래의 쇼트키이다이오우드를 나타낸 단면도.
제 17 도는 종래의 표면 2전극형 쇼트키이다이오우드를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
4,5 : 오우믹전극 6 : pn접합
7 : 쇼트키이전극 8 : 쇼트키이접합
9 : GaAs 칩 10,15 : 본딩패드
11∼14 : 포토마스크
본원 고안은 다이오우드에 관한 것이며, 특히 필요에 따라 접합 면적의 크기를 선택할 수 있게끔 구성한 다이오우드에 관한 것이다.
종래의 pn접합 다이오우드 및 쇼트키이다이오우드를 각기 제 15 도 및 제 16 도에 나타낸다. 이 제 15 도에 나타낸 pn접합 다이오우드를 제조하는 데는 예를 들어 n형 실리콘기판(1)의 표면에 SiO2막(2)을 형성하고, 이어서 상기 n형 실리콘기판(1)의 접합 형성영역에 대응해서 이 SiO2막(2)에 열린 곳(2a)을 형성한 다음, 이 열린 곳(2a)에서 n형 실리콘기판(1)에 p형 불순물(예를 들면 붕소)을 열확산시켜 p형 영역(3)을 형성한다. 다음에 상기 열린곳(2a)을 통해 p형 영역(3)에 오우믹전극(4)(본딩 패드를 겸용한다)을 형성하는 동시에, n형 실리콘기판(1) 뒷면에 오우믹전극(5)을 형성한다.
그리고, 제 15 도에 나타낸 pn형 접합 다이오우드에 있어서는 p형 영역(3)과 n형 실리콘기판(1)과의 사이에 pn접합(6)이 형성되어 있다.
또, 제 16 도에 나타낸 쇼트키이다이오우드를 제조하는 데는 n형 실리콘기판(1)의 표면에 SiO2막(2)을 형성하고, 이어서 이 SiO2막(2)에 열린곳(2a)을 형성한 다음, 열린곳(2a)을 통해 n형 실리콘기판(1)에 쇼트키이전극(7)(본딩 패드를 겸용한다)을 형성하는 동시에 n형 실리콘기판(1) 뒷면에 오우믹전극(5)을 형성한다. 이 제 16 도에 나타낸 쇼트키이다이오우드에 있어서는 쇼트키이전극(7)과 n형 실리콘기판(1) 사이에 쇼트키이접합(8)이 형성되어 있다.
그런데, 근래 초고주파 영역에서 동작이 가능한 접합면적이 매우 작은 다이오우드가 시험 제작되고 있다. 이 경우, 일반적으로 다이오우드의 동작주파수의 상한치 fc는 접합용량을 Cj로 하고 직렬 저항용 Rs로 하면,로 나타낼 수 있으므로, 상술한 바와 같이 고주파동작을 목적으로 할 경우에는 상술한 제 15 도 및 제 16 도에 나타낸 다이오우드의 접합의 직경을 10μm(접합면적으로 78μ㎡)이하로 하는 일이 많다.
이것에 따라서 다이오우드의 형성용의 반도체 칩의 면적도 점차로 작아지고 있다.
그런데, 상술한 바와 같이 접합의 직경을 작게 했다고 하더라도 반도체 칩의 면적을 작게하는 데는 한계가 있다. 이것은 웨이퍼 공정 종료후에 행하는 스트라이브공정, 조립공정(마운트 등)에 있어서는 이들 공정에 있어서 사용하는 장치에 의한 제약 때문에, 예를 들어 0.30×0.30㎟ 이하로 칩 면적을 작게 하기는 곤란하기 때문이다. 따라서 초고주파용 다이오우드 형성용의 반도체 칩에 있어서의 면적의 이용효율을 일반적으로 낮다고 하는 결점이 있다. 이것은 다른 각도에서 보면 초고주파용 다이오우드 형성용의 반도체 칩에는 면적에 충분한 여유가 있다는 것을 뜻한다.
또, 종래에는 한 개의 반도체 칩에는 한 개의 접합을 형성하는 것이 일반적이었다. 이 때문에 예를들어 접합 직경이 3μm, 5μm, 7μm, 10μm로 서로 다른 다이오우드를 제조할 경우에는 상술한 4종류의 접합 직경의 각각에 대해, SiO2막(2)의 열린곳(2a)의 형성(접합 창문열기)용의 포토마스크와 오우믹전극(4) 또는 쇼트키이전극(8) 형성용의 포토마스크와의 2매의 포토마스크가 필요해져, 합계 8매라는 많은 매수의 포토마스크가 필요했었다.
그리고, 한 개의 반도체 칩내에 서로 직경이 다른 2개의 접합(예를 들어 직경이 각기 5μm, 7μm인 2개의 접합)을 설치하는 동시에, 이들 접합의 각각에 오우믹전극 또는 쇼트키이전극을 설치하고, 와이어 본딩을 할 때에 이들 전극중의 어느 하나를 선택적으로 사용하는 경우도 종래 알려져 있었지만, 이 경우에는 와이어 본딩 작업에 부담이 걸린다고 하는 문제가 있다.
본원 고안은 상술한 문제점을 감안하여, 반도체기판의 면적을 유효하게 이용함으로써, 필요에 따라 접합면적의 크기를 선택할 수 있게끔 구성되며 더구나 적은 매수의 포토마스크로 제조 가능한 다이오우드를 제공하는 것을 목적으로 한다.
본원 고안에 의한 다이오우드를 반도체기판(예를 들면 GaAs 칩(9))과, 이 반도체기판상에 설치되어 있는 절연층(예를 들면 SiO2막(2)과, 상기 반도체기판의 복수의 접합 형성영역에 대응해서 상기 절연층에 설치되고 또한 서로 크기가 다른 복수의 열린 곳(예를 들면 열린곳(2b)∼(2e))과 상기 절연층상에 설치되어 있는 본딩 패드(예를들면 Ti/Pt/Au로 이루어진 본딩 패드(10)를 각기 구비하며, 상기 본딩 패드와 반도체기판의 복수의 접합형성영역중의 어느 하나의 접합형성영역을 필요에 따라 접속함으로써, 접합 면적은 소요의 크기로 할 수 있게끔 구성하고 있다.
다음에 본원 고안에 의한 다이오우드를 GaAs 쇼트키이다이오우드에 적용한 실시예를 도면에 의거하여 설명한다.
먼저, 본원 고안은 제1실시예에 대해 설명한다.
제 1 도에 나타낸 것처럼 제1실시예에 의한 GaAs 쇼트키이다이오우드에 있어서는 예를 들어 두께가 0.15㎜이고 각 변의 길이가 0.35㎜인 정방형상의 GaAs 칩(9)상에 형성된 SiO2막(2) (또는 Si3N4막 등)의 중심의 둘레에, 이 GaAs 칩(9)의 중심과 각 변의 중점을 잇는 선상의 상기 중심에서 등거리의 위치에 대응하여, 서로 직경이 다른 원형의 열린곳(2b)∼(2e)(예를 들어 직경은 각기 3μm, 5μm, 7μm, 10μm)이 형성되어 있다. 그리고 GaAs 칩(9)중의 열린곳(2b)∼(2e)에 대응하는 부분이 접합형성영역을 구성하고 있다. 또 상기 SiO2막(2)상의 중앙부에는 소정의 쇼트키이금속(예를 들면 Ti/Pt/Au)으로 이루어지며 또한 직경이 예를들어 50μm인 본딩 패드(10)가 형성되어 있다. 이 본딩패드(10)에는 예를들어 직경이 7μm인 열린곳(2d)측에 연재(延在)하는 쇼트키이전극부(10a)가 설치되며, 쇼트키이전극부(10a)가 상기 열린곳(2d)을 통해 상기 GaAs 칩(9)의 접합형성영역과 접속되어 있다.
그리고 상기 쇼트키이전극부(10a)와 상기 GaAs 칩(9)사이에 쇼트키이접합(8)이 형성되어 있다.
그리고 실제로는 GaAs 칩(9)의 내귀에는 마스크맞춤용의 소정의 패턴이 형성되어 있지만, 제 1 도에 있어서는 이들의 도시를 생략했다(이하 마찬가지임).
이 제 1 도에 나타낸 GaAs 쇼트키이다이오우드를 제조하는 데는 먼저 GaAs 칩(실제로는 칩으로 분리하기 전의 GaAs 기판)(9)상의 SiO2막(2)을 형성하고, 이어서 제 2 도에 나타낸 바와 같은 소정의 마스크패턴(11a)이 형성된 포토마스크(11)를 사용한 포토리소그래피법에 의해 이 SiO2막(2)에 열린곳(2b)∼(2e)을 형성한다.
다음에 전면에 본딩 패드 및 쇼트키이전극 형성용의 금속막을 형성한 다음, 제 3 도에 나타낸 바와 같은 소정의 마스크패턴(12a)이 형성된 포토마스크(12)를 사용한 포토리소그래피법에 의해 이 금속막을 패터닝함으로써 본딩 패드(10) 및 쇼트키이전극부(10a)를 형성하여, 제 1 도에 나타낸 바와 같은 직경이 7μm의 접합을 갖는 다이오우드를 완성시킨다.
또 상기의 다른 접합 직경, 예를 들어 직경 5μm의 접합을 갖는 다이오우드를 제조하는 데는 제 3 도에 나타낸 포토마스크(12)를 제 2 도에 나타낸 포토마스크(11)에 대해 시계 반대방향으로 회전하여 90도 회전시킨 상태에서 노광(露光)을 하면 된다. 이와 같이 하면 제 1 도의 1점쇄선으로 나타낸 바와 같이 본딩 패드(10) 및 쇼트키이전극부(10a)가 형성되며, 그 결과 직경 5μm의 접합을 갖는 GaAs 쇼트키이다이오우드가 얻어진다. 마찬가지로, 포토마스크(11)에 대해 포토마스크(12)를 상대적으로 90도의 정수배(整數倍)의 각도만큼 회전시켜 노광을 함으로써, 직경 3μm 또는 10μm의 접합을 갖는 GaAs 쇼트키이다이오우드를 제조할 수 있다.
이처럼, 상기 제1실시예에 의하면, 포토마스크(12)를 포토마스크(11)에 대해 90도씩 회전시켜 노광을 함으로써, 직경이 3μm, 5μm, 7μm, 10μm의 접합을 갖는 4종류의 GaAa 쇼트키이다이오드를 제조할 수 있다. 따라서 상술한 것처럼 4종류의 다이오우드를 제조할 경우에 있어서도 열린곳(2b)∼(2e)형성용의 포토마스크(11)아 본딩 패드(10) 및 쇼트키이전극부(10a)형성용인 포토마스크(12)와의 2매의 포토마스크로 족하며, 이 때문에 종래에 비해 포토마스크의 매수를 6매 삭감할 수 있다.
다음에 본원 고안은 제2실시예에 대해 설명한다.
상술한 제2실시예에 의한 GaAs 쇼트키이다이오우드에 있어서는 GaAs 칩(9)의 중심부에 본딩 패드(10)가 형성되어 있지만, 이 제2실시예에 의한 GaAs 쇼트키이다이오드에 있어서는 제 4 도에 나타낸 것처럼 본딩 패드(10)가 열린곳(2c)에 대해 열린곳(2c)과는 반대측에 설치되어 있고, 그 쇼트키이전극부(10a)는 열린곳(2c)을 통해 GaAs 칩(9)의 접합형성영역과 접속되어 있다.
이 제 4 도에 나타낸 GaAs 쇼트키이다이오드를 제조하는 데는 제 2 도 및 제 3 도에 나타낸 포토마스크(11),(12)대신 제 5 도 및 제 6 도에 나타낸 바와 같은 소정의 마스크패턴(13a),(14a)이 형성된 포터마스크(13),(14)를 사용하여 제1실시예와 같이 제조하면 된다.
이 제2실시예에 의해서도 제1실시예와 마찬가지로 2매의 포토마스크(13),(14)로 서로 접한 면적이 다른 4종류의 쇼트키이다이오드를 제조할 수 있다.
다음에 본원 고안의 제3실시예에 대해 설명한다.
이 제3실시예에 의한 GaAs 쇼트키이다이오드에 있어서는 제 7 도에 나타낸 것처럼, GaAs 칩(9)상에 형성된 SiO2막(2)에 서로 크기가 다른 8개의 열린곳(2b)∼(2i)가 형성되며, 또 이들 열린곳 (2b)∼(2i)으로 둘러싸이는 영역의 외부에 있어서의 SiO2막(2) 상에 본딩들 패드(10),(15)가 형성되며, 이 본딩 패드(10),(15)의 쇼트키이전극부(10a),(15a)는 각기 열린곳(2d),(2g)을 통해 GaAs 칩(9)의 접합형성영역과 접속되어 있다.
이 제 7 도에 나타낸 GaAs 쇼트키이다이오드를 제조하는데는 제 8 도 및 제 9 도에 나타낸 바와 같은 소정의 마스크패턴(16a),(17a)이 형성된 포토마스크(16),(17)를 순차 사용하여 제1실시예와 같이 제조하면 된다.
이 제3실시예에 의해서도 제1 및 제2실시예와 똑같은 이점이 있다.
이상 본원 고안을 실시예에 의거하여 설명했지만, 본원 고안은 상술한 세가지 실시예에 한정되는 것은 아니며, 본원 고안의 기술적 사상에 의거한 여러 가지 변형이 가능하다. 예를 들어 제 2 도의 패턴에 이 패턴전체를 그 중심둘레에 소정각도 회전시킨 일점쇄선으로 나타낸 바와 같은 패턴을 가한 마스크패턴을 갖는 포토마스크(11)를 사용해도 제 1 도에 나타낸 다이오드와 실질적으로 동일한 GaAs 쇼트키이다이오드를 제조할 수 있다. 또 상술한 세가지의 실시예에 있어서는 SiO2막(2)에 4개 또는 8개의 열린곳(2b)∼(2i)를 형성했을 경우에 대해 설명했지만, 이들 열린곳의 개수는 물론, 그 크기도 필요에 따라 여러 가지로 변경시킬 수 있다.
그리고 예를 들어 제 17 도에 나타낸 바와 같은, 예를 들면 반절연성 GaAs 층(18)상에 예를들어 소정형상의 GaAs 층(19) 및 이 GaAs 층(19)을 피복하는 SiO2막(2)을 설치하며, 이어서 이 SiO2막(2)에 열린곳(2j)∼(2k)을 설치하고, 이 열린곳(2j)에 리프트오프법등에 의해 오우믹전극(4)을 설치하며, 다시 이 오우믹전극(4)과 접속되어 있는 본딩패드(20) 및 열린곳(2k)을 통해 GaAs 층(19)과 접속되어 있는 본딩패드(21)(쇼트키이전극을 겸용한다)를 설치한 이른바 표면 2극전형 쇼트키이다이오드에도 본원 고안을 적용할 수 있다. 이 경우에는 다음과 같은 방법에 의해, 예를 들어 제 10 도(A-A선의 단면구조는 제 17 도와 같음)에 나타낸 바와 같은 표면 2전극형 쇼트키이다이오드를 제조할 수 있다.
즉, 제 10 도에 나타낸 것처럼, 먼저 예를 들어 반절연성 GaAs 기판(18)상에 예를들어 n형의 GaAs 층(19)을 형성한 다음, 제 11 도에 나타낸 바와 같은 마스크패턴(22a)이 형성된 포토마스크(22)를 사용한 포토리소그래피법에 의해 이 GaAs 층(19)을 패터닝하여, 소정 형상의 GaAs 층(19a)∼(19d)를 형성한다.
다음에 전면에 예를 들어 SiO2막(2)을 형성한 다음, 제 12 도에 나타낸 바와 같은 마스크패턴(23a)이 형성된 포토마스크(23)를 사용한 포토리소그래피법에 의해 이 SiO2막(2)에 GaAs 층(19a)∼(19d)의 접합형성영역에 대응해서, 서로 크기가 다른 열린곳(2ℓ)∼(2o)를 형성하고, 이어서 제 13 도에 나타낸 바와 같은 마스크패턴(24a)이 형성된 포토마스크(24)를 사용한 포토리소그래피법에 의해 SiO2막(2)에 ㄷ자형상의 열린곳(2p)∼(2s)을 형성한다. 다음에 이들 열린곳(2p)∼(2s)형성용의 포토레지스트가 남겨져 있는 상태에서 전면에 오우믹금속막을 형성하고, 이어서 리프트오프를 함으로써, 상기 열린곳 (2p)∼(2s)내에 오우믹전극(4a)∼(4d)을 형성한다. 다음에 전면에 쇼트키이금속막을 형성한 다음, 제 14 도에 나타낸 바와 같은 마스크패턴(25a)이 형성된 포토마스크(25)를 사용한 포토리소그래피법에 의해, 예를 들어 오우믹전극(4b)과 접속되어 있는 본딩 패드(20) 및 열린곳(2n)을 통해 GaAs 층(19c)과 접속되어 있는 본딩패드(21)를 형성한다.
이 제 10 도에 나타낸 표면 2전극형 쇼트키이다이오드에 있어서는 제 14 도에 나타낸 포토마스크(25)를 다른 포토마스크(22)∼(24)에 대해 회전시켜서 사용함으로써, 접합 면적을 소요의 값으로 할 수 있다.
그리고 상술한 세가지 실시예에 있어서는 본원 고안을 GaAs 쇼트키이다이오드에 적용했을 경우에 대해 설명했지만, GaAs 이외의 반도체를 사용한 쇼트키이다이오드는 물론, pn접합 다이오드에도 본원 고안을 적용할 수 있다.
본원 고안에 의한 다이오드에 의하면 최소한의 매수의 포토마스크로 서로 접합 면적이 다른 많은 종류의 다이오드를 제조할 수 있다.
Claims (1)
- 반도체기판과, 이 반도체기판상에 설치되어 있는 절연층과, 상기 반도체기판의 복수의 접합형성영역에 대응하여 상기 절연층에 설치되며, 또한 서로 크기가 다른 복수의 열린곳과, 상기 절연층상에 설치되어 있는 본딩 패드를 각기 구비하며, 상기 본딩패드와 상기 반도체기판의 상기 복수의 접합형성영역의 어느 하나의 접합형성영역을 필요에 따라 접속함으로써, 접합면적을 소요의 크기로 할 수 있도록 구성한 것을 특징으로 하는 다이오우드.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60-1530 | 1985-01-10 | ||
| JP1985001530U JPS61119367U (ko) | 1985-01-10 | 1985-01-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860010108U KR860010108U (ko) | 1986-08-16 |
| KR910004592Y1 true KR910004592Y1 (ko) | 1991-06-29 |
Family
ID=30474363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019850013898U KR910004592Y1 (ko) | 1985-01-10 | 1985-10-23 | 다이오우드 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61119367U (ko) |
| KR (1) | KR910004592Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140085511A (ko) * | 2011-10-17 | 2014-07-07 | 로무 가부시키가이샤 | 칩 다이오드 및 다이오드 패키지 |
-
1985
- 1985-01-10 JP JP1985001530U patent/JPS61119367U/ja active Pending
- 1985-10-23 KR KR2019850013898U patent/KR910004592Y1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140085511A (ko) * | 2011-10-17 | 2014-07-07 | 로무 가부시키가이샤 | 칩 다이오드 및 다이오드 패키지 |
| US10593814B2 (en) | 2011-10-17 | 2020-03-17 | Rohm Co., Ltd. | Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61119367U (ko) | 1986-07-28 |
| KR860010108U (ko) | 1986-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065309B1 (ja) | 半導体装置の製造方法 | |
| US4073055A (en) | Method for manufacturing semiconductor devices | |
| US9537017B2 (en) | Process for forming a planar diode using one mask | |
| KR910004592Y1 (ko) | 다이오우드 | |
| JPH0793446B2 (ja) | 半導体装置およびその製造方法 | |
| JP3551154B2 (ja) | 半導体素子 | |
| EP0426151A2 (en) | Method of manufacturing a multi-layered wiring structure of semiconductor integrated circuit device | |
| JPS6020568A (ja) | 半導体装置 | |
| JP2867138B2 (ja) | 半導体装置及び製造方法 | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP2681964B2 (ja) | Ｎｐｎ構造を有するｄｈｄ用半導体装置の製造方法 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JPS62186569A (ja) | 電界効果型トランジスタの製造方法 | |
| KR0126886B1 (ko) | 버팅 콘택 마스크 디자인 방법 | |
| JP2524553Y2 (ja) | 電力用半導体素子 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6182446A (ja) | 半導体装置の製造方法 | |
| JPS6079746A (ja) | 半導体装置及びその機能変更方法 | |
| JPH0222855A (ja) | 半導体装置 | |
| JPH05275689A (ja) | 半導体装置の製造方法 | |
| JPS5994851A (ja) | 半導体集積回路の製造方法 | |
| JPS61292368A (ja) | 半導体装置の製造方法 | |
| JPH0638510B2 (ja) | ダイオ−ドアレイの製造方法 | |
| JPH0436576B2 (ko) | ||
| JPS61128567A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19990915 Year of fee payment: 10 |
|
| EXPY | Expiration of term |