KR0126886B1 - 버팅 콘택 마스크 디자인 방법 - Google Patents
버팅 콘택 마스크 디자인 방법Info
- Publication number
- KR0126886B1 KR0126886B1 KR1019940005777A KR19940005777A KR0126886B1 KR 0126886 B1 KR0126886 B1 KR 0126886B1 KR 1019940005777 A KR1019940005777 A KR 1019940005777A KR 19940005777 A KR19940005777 A KR 19940005777A KR 0126886 B1 KR0126886 B1 KR 0126886B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact mask
- size
- low
- region
- butting
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000002310 reflectometry Methods 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000226585 Antennaria plantaginifolia Species 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 높은 단차와 높은 반사율을 갖는 전도층 자역 쪽의 홀의 사이즈는 원하는 사이즈 보다 적게 디자인 하고, 낮은 단차와 낮은 반사율을 갖는 전도층 쪽의 홀 사이즈는 상대적으로 크게 디자인 하되, 상기두 전도층 경계자역은 정렬오차를 고려하여 낮은 단차와 낮은 반사율을 갖는 전도층 쪽의 홈 사이즈를 높은단차와 높은 반사율을 갖는 선도충 지역 쏙으로 연장하여 디자인 하는 것을 특징으로 하는 버팅 콘택 마스크 디자인 방법에 관한 것으로, 접속되는 두 전도층의 접촉저항이 동일한 버팅 비아 홀을 형성하여 소자의신뢰도 및 수율을 향상시키는 효과가 있다.
Description
제 1 도는 버팅 비아 홀이 형성된 상대의 단면도.
제 2 도는 종래의 버팅 콘택 마스크 디자인 방법을 나타내는 평면도.
제 3 도는 종래기술에 제작된 버팅 콘택 마스크를 사용하여 버팅 비아 홀을 형성한 상태의 웨이퍼 평면도.
제 4 도는 본 발명에 따른 버팅 콘택 마스크 디자인 방법을 나타내는 평면도.
제 5 도는 본 발명에 의해 제작된 버팅 콘택 마스크를 사용하여 버팅 비아 홀을 형성한 상태의 웨이퍼 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 필드 산화막
3 : 게이트 폴리실리콘막 4 : 게이트 실리사이드막
5 : 스페이서 산화막 6 : 소오스/드레인 영역
7 : 버팅 비아 홀 8 : 절연막
본 발명은 반도체 제조 공정중 버팅 비아 홀 형성시 사용되는 버팅 콘택 마스크 디자인 방법에 관한 것이다.
버팅 콘택은 일반적인 콘택과는 달리 다수의 전도층을 동시에 접속시키는 공정으로서, 디자인의 간편화를위해 자주 사용되고 있으며 주로 SRAM에 많이 사용되고 있다.
본 발명을 실명하기 앞서 도면 제 l 도 내지 제 3 도를 참조하여 일반적인 버팅 비아 홀 형성 방법과 그 문제점을 살펴본다.
먼저, 제 1 도는 버팅 비아 홀이 형성된 상태의 단면도로서, 1은 반도체 기판, 2는 필드산화막, 3은 게이트폴리실리콘막, 4는 게이트 실리사이드막, 5는 스페이서 산화막, 6은 소오스/드레인 영역, 7은 버팅 비아 홀, 8은 절연막을 각각 나타내며, 도면에 도시된 바와 같이 게이트(3,4)와 소오스/드레인(6)을 접속하는 전도층을 중착하기 전에 버팅 비아 홀(7)을 형성하게 된다.
이패, 버팅 콘택 부위의 절연막을 식각하기 위하여 식각장벽인 감광막 패턴을 절연막상에 형성하게 되며, 이 감광막 패턴시 버팅 콘택 마스크를 사용하게 된다.
제 2 도는 종래의 버팅 콘택 마스크 디자인 방법을 나타내는 평면도로서, 도면에서 A는 게이트 지역, B는소오스/드레인 지역을 각각 나타낸다. 도면에 도시된 바와 같이 종래에는 디자인 상에서 게이트 지역(A)이나 소오스/드레인 자역(B)에 형성되는 홀 사이즈(size)가 같게 디자인 하였다.
제 3 도는 제 2 도와 같은 디자인에 의해 제작된 버팅 콘택 마스크를 사용하여 버팅 비아 홀을 형성한 상태의 웨이퍼 평면도로서, 도면에 도시된 바와 같이 절연막(8)을 식각하기 위한 식각장벽 물질로 감광막 패턴을 형성할 시 필드 산화막에 의해 큰 단차를 가자며 반사율이 큰 실리사이드(4)쪽에서는 감광막이 원하는폭보다 더 많이 노광되어[일반적으로 바이어스(bise)가 발생하였다 함) 결국 버팅 비아 홀 사즈스(size)가디자인 상에서 보다 크게 형성되고, 소오스/드레인(6)족에서는 홀 사이즈가 적어진다. 또한 실리사이드막(4)과 소오스/드레인(6) 영역의 경계면은 경사로 인하여 바늘겨레(pincushion) 모양으로 오므라들게 된다.
이와 같이 종래에는 포토리소그래피(photolithography) 공정의 바이어스 차이로 인하여 원하는 비아 홈이 형성되지 않고 비정상적으로 형성되어 비팅 콘택에 에러가 발생하는 문제점이 발생한다.
따라서, 본 발명은 버팅 콘댁 마스크의 레이아웃을 달리하여 버팅 콘택 마스크를 제작함으로써 접속되는 두 전도층의 접촉저항이 동일한 버팅 비아 홀을 형성하는 버팅 콘택 마스크 디자인 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 말명은 높은 단차와 높은 반사율을 갖는 전도층 지역쪽의 홀의 사이즈는 원하는 사이즈 보다 적게 디자인하고, 낮은 단차와 낮은 반사율을 갖는 전도층쪽의 홀 사이즈는 상대적으로크게 디자인 하되, 상기 두 전도층 경계지역은 정렬오차를 고려하여 낮은 단차와 낮은 반사율을 갖는 전도층 쪽의 홀 사이즈를 높은 단차와 높은 반사율을 갖는 전도층 자역쪽으로 연장하여 디자인 하는 것을 특징으로 한다.
이하, 첨부된 도면 제 4 도 및 제 5 도를 참조하여 본 발명을 상세히 설명한다.
제 4 도는 본 발명에 따른 버팅 콘택 마스크 패턴의 레이아웃으로, A는 게이트 자역, B는 소오스/드레인자역을 나타내며, 도면에 도시된 바와 같이 높은 단차와 높은 반사율을 갖는 게이트 지역(A)쪽의 홀 사이즈는 원하는 버팅 비아 홀의 사이즈 보다 적게 디자인 하고, 낮온 단차와 낮은 반사율을 갖는 소오스/드례인 지역(B)은 크게 디자인 하되 경사진 게이트 자역(A)과 소오스/드레인 자역(B) 경계면에서의 바늘겨레모양이 형성되는 것을 방지하기 위해 정렬오차를 고려하여 소오스/드레인 자역(B) 홀 사이즈를 게이트 지역(A)쏙으로 연장하여 디자인한다.
제 5 도는 상기 설명과 같은 디자인에 의하여 제작된 버팅 콘택 마스크를 사용하여 버팅 비아 홀을 형성한 상태의 웨이퍼 평면도로서, 이러한 버팅 콘택 마스크를 사용하여 절연막(8) 식각 장벽용 감광막 패턴을 형성하게 되면 바이어스가 발생하여 높은 단차를 가자며 반사율이 큰 실리사이드(4)쪽에서는 디자인될 홀 사이즈 보다 더 큰 사이즈로 형성되고, 소오스/드레인(6)쪽에서는 홀 사이즈가 적어져 결국, 버팅 비아 홀(7)은 실리사이드(4)쪽이나 소오스/드레인(6)쪽에서 동일하게 형성된다. 그리고 경계지역에서의 바늘겨레 모양이 형성되는 것을 방지할 수 있다.
이상, 상기 설명과 같은 본 발명은 접속되는 두 전도충의 접촉저항이 동일한 버팅 비아 홀을 형성하여 소자의 신뢰도 및 수율을 향상시키는 효과가 있다.
Claims (1)
- 버팅 콘택 마스크 디자인 방법에 있어서 ; 높은 단차와 높은 반사율을 갖는 전도층 지역 쪽의 홀의 사이즈는 원하는 사이즈 보다 적게 디자인 하고, 낮은 단차와 낮은 반사율을 갖는 전도층 쪽의 홀 사이즈는 상대적으로 크게 디자인 하되, 상기 두 전도층 경계지역은 정렬오차를 고려하여 낮은 단차와 낮은 반사율을 갖는 전도층 쪽의 홀사이즈를 높은 단차와 높은 반사율을 갖는 전도층 지역 쪽으로 연장하여 디자인 하는것을 특징으로 하는 버팅 콘택 마스크 디자인 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005777A KR0126886B1 (ko) | 1994-03-22 | 1994-03-22 | 버팅 콘택 마스크 디자인 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005777A KR0126886B1 (ko) | 1994-03-22 | 1994-03-22 | 버팅 콘택 마스크 디자인 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950027960A KR950027960A (ko) | 1995-10-18 |
| KR0126886B1 true KR0126886B1 (ko) | 1998-04-02 |
Family
ID=19379401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940005777A KR0126886B1 (ko) | 1994-03-22 | 1994-03-22 | 버팅 콘택 마스크 디자인 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126886B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190060541A (ko) | 2017-11-24 | 2019-06-03 | 문서윤 | 접이식 입체 광고판 |
-
1994
- 1994-03-22 KR KR1019940005777A patent/KR0126886B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190060541A (ko) | 2017-11-24 | 2019-06-03 | 문서윤 | 접이식 입체 광고판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950027960A (ko) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| EP0507446B1 (en) | Structure and method for self-aligned contact formation | |
| US6071799A (en) | Method of forming a contact of a semiconductor device | |
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR100279014B1 (ko) | 자기 정렬 콘택홀의 제조방법 및 반도체 구조 | |
| EP0100166B1 (en) | Semiconductor device including a connection structure | |
| KR0126886B1 (ko) | 버팅 콘택 마스크 디자인 방법 | |
| GB2253938A (en) | Interconnection structure in semiconductor device and the method thereof | |
| KR0183898B1 (ko) | 반도체장치 및 이를 이용한 콘택홀 형성방법 | |
| KR0139576B1 (ko) | 반도체 소자 제조방법 | |
| US5331733A (en) | Method for manufacturing a connection device for a semiconductor device | |
| KR100461336B1 (ko) | 반도체 소자의 제조방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| US5491355A (en) | Self-aligned contact formation | |
| KR0126647B1 (ko) | 반도체소자의 접속장치 및 제조방법 | |
| KR20010058679A (ko) | 자기정합 콘택을 갖는 반도체 메모리장치의 제조방법 | |
| KR20000001945A (ko) | 디램 셀 캐패시터의 제조 방법 | |
| KR100220300B1 (ko) | 반도체 소자의 접속장치 | |
| KR100286347B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR0180137B1 (ko) | 반도체소자의 저항 제조방법 | |
| JPH05275456A (ja) | 半導体装置及びその製造方法 | |
| KR19980041616A (ko) | 층간 접촉 구조를 가지는 반도체 장치의 제조 방법 | |
| KR19990055799A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR19990004426A (ko) | 반도체 소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |