KR910002352B1 - 파워 콘버터용 제어장치 - Google Patents

파워 콘버터용 제어장치 Download PDF

Info

Publication number
KR910002352B1
KR910002352B1 KR1019880009309A KR880009309A KR910002352B1 KR 910002352 B1 KR910002352 B1 KR 910002352B1 KR 1019880009309 A KR1019880009309 A KR 1019880009309A KR 880009309 A KR880009309 A KR 880009309A KR 910002352 B1 KR910002352 B1 KR 910002352B1
Authority
KR
South Korea
Prior art keywords
memory
power converter
writing
abnormal
abnormal state
Prior art date
Application number
KR1019880009309A
Other languages
English (en)
Other versions
KR890003101A (ko
Inventor
야스히꼬 미구찌
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR890003101A publication Critical patent/KR890003101A/ko
Application granted granted Critical
Publication of KR910002352B1 publication Critical patent/KR910002352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control Of Electrical Variables (AREA)
  • Power Conversion In General (AREA)

Abstract

내용 없음.

Description

파워 콘버터용 제어장치
제1도는 본 발명에 의한 파워콘버터용 제어장치의 개통도.
제2도는 제1도내의 인버터의 실제회로 배열의 일예도.
제3도는 PWM제어 인버터의 제어원리를 설명하기 위한 도면.
제4도는 제1도내의 장치가 제어 시스템으로서 나타낸 개통도.
제5도는 제1도내의 메모리의 상세한 구성도.
제6도는 제1 및 4도내의 장치의 동작을 설명하기 위한 타임 챠트도.
제7도는 메모리의 상이한 구성의 일예도.
제8도는 제7도내의 메모리가 사용될 때 동작의 일예를 설명하기 위한 타임 챠트도.
본 발명은 파워 콘버터용 제어장치에 관한 것으로 특히 학습제어(learning control)를 사용하여 파워콘버터를 제어하기 위한 장치, 예를 들어 무정전전원 공급용 PWM인버터, 무효전력보상기(Static Var Compensator) 및 능동필터등의 파워콘버터의 제어장치에 관한 것이다.
고속응답을 얻을 수 있는 파워 콘버터용 제어시스템으로서, "속시제어시스템(Deadbeat Control System)"이 제안된 바 있다(1985년 PESC 85' 회의 보고서"정현파 출력파형 합성용 PWM 인버터의 속시 (deadbeat)마이크로프로세서 제어").
그러나, 그러한 속시 시스템에서와 같이 고속응답으로 할 수 있지만, 캐패시터 입력부하, 위상제어 정류 기부하등과 같은 부하들로서 출력전압을 제어하여 출력의율(distortion factor)을 충분히 작게 해주기가 어렵다. 이는 주기적 부하변동의 갑작스러운 부하변동으로 인해 상승 또는 하강한 후에만 교정작용이 행해지므로 교정작용이 보상되지 않은 채로 이미 상승 또는 하강해 버리기 때문이다.
한편, "주기적 변동부하를 갖는 PWM 인버터의 파형보상"(1986년, IAS 86' 회의 보고서)에서는 정류부하를 갖는 PWM인버터에 반복제어를 적용하면 출력전압의 의율이 아주 적어지게 된다고 보고되어 있다.
일반적으로, 일정한 시간주기동안 주회로 또는 제어회로의 변동치를 기억하고 있다가 그 기억된 값을 다음 제어를 위해 사용하는 반복제어를 포함하는 제어방법은 "학습제어"로 호칭된다.
상술한 학습제어는 비록 아주 효과적인 제어방법이긴 하지만 그것은 다음과 같은 문제점들을 갖고 있다.
실제의 파워콘버터에서는 부하 단락회로, 과부하, 과전압 부족전압등과 같은 비정상 상태가 발생한다. 만일 메모리내로의 기입이 비정상 상태의 발생동안 그대로 잘 진행될 경우, 메모리내에 기억된 비정상값 또는 값들은 비정상 상태가 종료된 후, 정상동작이 재개될 때 잘못 이용될 수 있다. 그 결과로서 재개후의 파형은 편차를 갖게 된다.
그러므로, 본 발명의 첫째 목적은 일시적인 비정상 상태가 파워 콘버터에서 발생할 경우라도 비정상 상태가 종료된 직후 안정출력을 제공할 수 있는 파워콘버터용 제어장치를 제공하는데 있다.
본 발명의 둘째 목적은 비정상 상태의 발생후 비정상검출까지 지연시간이 존재할 경우에도, 비정상 상태가 제거된 직후 안정출력을 제공하도록 그러한 시간지연의 영향을 제거할 수 있는 파워 콘버터용 제어장치를 제공하는데 있다. 상술한 목적들을 달성하기 위해, 본 발명에 의한 파워 콘버터용 제어장치는 일정시간 주기동안 파워 콘버터의 변동치들을 기억시킬 수 있는 메모리와, 상기 파워 콘버터를 메모리내에 기억된 변동치들을 기초로 하여 제어하기 위한 수단과, 파워 콘버터의 비정상 상태를 검출하기 위한 비정상 상태 검출수단과, 그리고 비정상 상태 검출수단이 비정상 상태를 검출하지 못할 때 메모리내에 최신 변동치를 기입하여 메모리의 내용을 갱신하고, 비정상 상태 검출수단이 비정상 상태를 검출할 때 메모리내로의 기입을 정지한 다음 파워 콘버터가 정상 상태로 복귀하거나 또는 정상 상태로 복귀하도록 기대될 때 메모리내의 기입을 다시 시작하는 기입제어수단으로 구성된다.
그밖에도, 파워 콘버터용 제어장치는 일정시간 주기동안 파워 콘버터의 변동치들을 기억할 수 있는 제1 및 제2메모리들과 상기 파워 콘버터를 제1메모리에 기억된 변동치들을 기초로 하여 제어하기 위한 수단과, 파워 콘버터의 비정상 상태를 검출하기 위한 비정상 상태 검출수단과, 그리고 비정상 상태 검출수단이 비정상 상태를 검출하지 않을 때 최신의 변동치를 제1메모리에 기입하고 또한 제1메모리에 기억된 변동치를 제2메모리의 대응 장소에 기입하여 줌으로서 메모리들의 내용들을 갱신하고, 비정상 상태 검출수단이 비정상 상태를 검출할 때 제1메모리내로의 기입을 정지한 다음 기입직전에 제1메모리내에 기입된 변동치를 제2메모리의 대응 장소에 기억된 변동치들과 교체하고, 그리고 파워콘버터가 정상 상태로 복귀하거나 또는 정상 상태로 복귀하는 것으로 기대될 때 제1 및 제2메모리들내로의 기입을 재개하는 기입제어수단으로 구성된다.
이하 첨부도면들을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제1도는 삼각파 PWM 제어인버터와 그에 대한 제어장치를 나타낸다. d.c. 전원 2로부터의 d.c. 전원을 a.c. 전원으로 변환시키는 PWM 제어인버터 4의 출력측에는 부하 8이 리액터와 캐패시터로 구성되는 필터를 통해 연결되어 있다.
인버터 4는 일예로서 트랜지스터들로 구성되는 것으로 한다.
필터 6을 통해 얻은 인버터 4의 출력전압을 검출하기 위한 변압기 10이 제공되어 있다. 출력전류를 검출하기 위한 변류기 12가 제공되어 있다.
이 실시예의 경우에, 인버터 4는 변압기 10에 의해 검출된 출력전압 기준전압 발생기 14에 의해 주어진 기준전압과 동일해지도록 제어된다. 이 전압제어를 위해, 기준전압 발생기 14로부터의 기준전압과 변압기 10으로부터 검출된 전압간의 편차전압 또는 오차를 감산기(subtracter)16에 의해 얻는다. 제어기 18은 편차 전압을 0으로 만들도록 변조신호 SW를 출력시킨다. 제어기 18은 반복제어형으로 구성된다. 학습제어용 메모리 26은 제어기 18와 연관하여 제공된다. 제어기 18로부터의 변조신호 SW와 반송파 발생기 20으로부터의 발송파신호 TW를 근거로 하여, 펄스발생기 22는 온제어신호를 발생시킨다.
이들 온제어신호는 펄스증폭기 24에 의해 증폭된다. 결국 중폭된 신호는 인버터 4를 구성하는 트랜지스터들을 구동시키도록 인버터 4에 유도된다.
인버터 4의 PWM 제어의 원리를 설명하면, 제2도에 보인 바와 같이, 인버터 4는 4개의 트랜지스터 스위치들 A+, A-, B+및 B-로 구성되며 또한 d.c. 전원의 전압은 E볼트이다. 변조신호 SW가 제어기 18로부터 출력될 때 서로 동상의 상반된 한쌍의 변조신호들 SWA와 SWB 를 형성한다. 그다음 펄스발생기 22는 제어기(18)로부터 유도된 변조신호 SWA 및 SWB와 반송파 발생기 20으로부터 유도된 삼각파 반송파 TW(제3(a)도)를 근거로 트랜지스터들 A+, A-, B+및 B-를 구동시키기 위한 온제어신호들을 출력 시킨다. 스위치들 A+와 B-의 두 온제어신호들의 AND 조건과 스위치들 A-와 B+의 두 온제어신호의 AND조건이 만족될 때 인버터 4는 출력전압을 발생시킨다. 결국, 제3(d)도에 보인 바와 같은 PWM제어 출력전압이 제공된다.
다시 제1도를 참조하여, 제어기 18은 반복제어형 제어기로서 구성되며 또한 그의 제어시스템은 제4도에 보인 바와 같이 메모리 26을 포함하는 것으로 표현될 수 있다. 이 제어시스템에서, u(t)는 제어시스템(=펄스발생기 22, 펄스증폭기 24, 인버터 4, 필터 6 및 부하 8 )에 대한 입력이고, Yp(t)는 제어시스템 G의 장애가 고려되지 않을 때의 출력이고, r(t)는 주기적 기준신호(기준전압과 상응함)이고, e(t)는 편차제어기이고, d(t)는 주기적장애(부하의 변동과 상응함), 그리고 y(t)는 주기적 장애 d(t)가 고려될 때 제어시스템의 출력이다. 점선에 의해 둘러싸인 부분은 생략된 그의 이득으로 보인 제어기 18에 상응한다.
메모리 26은 인버터 4의 출력주파수를 근거로 한 주기에 대응하는 메모리 영역을 갖는다. 정상 상태에서(비정상 상태에서), 입력회로에 삽입된 스위치 28은 폐쇄되고, 결국 메모리 26의 내용은 제어기의 출력변동치를 기억함으로서 순차로 갱신된다. 따라서, 현재의 사이클의 제어입력 u(t)는 현사이클 바로전 사이클의 데이터를 근거로 결정될 수 있다. 그러한 학습제어에 의해 매사이클마다 주기적으로 발생시키는 부하의 급변하에서조차 그에 관한 영향은 상쇄되므로 출력 y(t)가 소정값과 동일한 제어입력 u(t)가 발생된다.
스위치 28이 개방될 때 메모리 26내로의 새로운 기입은 행해지지 않는다. 스위치 28을 개방하기 직전에 기입된 기억값들은 그대로 유지된다. 기억된 값들은 제어기 18에 의해 그대로 판독된 다음 출력된다.
스위치 28은 비정상시 예를 들어 과부하 또는 과전압등이 검출될 때 개방된다. 제1도의 실시예에서, 과전류 검출용 수단은 비정상 상태 검출의 일예로 나타낸다. 변류기 12에 검출된 인버터 4의 출력전류는 과전류 검출레벨 설정기 32에 의해 세트된 과전류 검출레벨과 비교된다. 스위치 제어로직 34는 과전류 검출신호를 근거로 하여 스위치 28을 개방해준다.
메모리 26의 일예는 제5도에 도시되어 있다. 이 메모리는 링버퍼로서 구성된다. PWM 인버터의 주파수를 f(예 50Hz)로 나타내고, 또한 샘플링 주파수를 f, n으로 나타낼 때, 이 링버퍼는 n개의 메모리 소자들 M0,M1, ......Mn-1들을 포함한다. 포인터 P는 인버터 출력전압의 위상회전과 속도동기하여 링버퍼 둘레에서 이동한다. 따라서, 포인터 P로 나타낸 메모리 소자의 내용이 판독된다. 스위치 28이 폐쇄될 때만 제어기 18의 가변치는 포인터 P로 나타낸 메모리 소자내로 기입된다.
계속하여 이 실시예의 동작을 설명한다.
제어기 18은 오차전압에 대응하는 변조신호 SW를 계산한다. 펄스발생기 22는 인버터 4를 구성하는 트랜지스터를 이 반송파 발생기 20으로부터의 반송파 신호 Tw와 제어기 18로부터의 변조신호 SW를 근거로 온 상태에 있도록 해주기 위한 펄스신호를 발생시킨다. 이 펄스신호는 펄스증폭기 24에 의해 증폭된 다음 PWM인버터 4에 입력된다. 그에 의해 발생된 a, c. 전력은 부하 8로 유도된다. 인버터 4의 출력전압은 변압기 10에 의해 검출된다. 결국 검출된 출력전압은 감산기 16으로 귀환된다. 따라서 기준 전압발생기 14로부터의 기준전압과 변압기 10에 의해 검출된 전압간의 제어기 18에 입력된다.
이에 응답하여, 제어기 18은 오차가 메모리 26의 데이타를 참조하여 오차가 없는 변조신호 SW를 출력시킨다. 이러한 식으로, 인버터 4의 출력전압은 기준전압(제6도에서 "제1사이클")과 일치할 수 있다.
제6도에 보인 바와 같이 제2사이클내의 시간 t1에서 과부하가 발생하고 장애 d(t)가 영향을 준다음 그러한 과부하는 시간 t2에서 제거됐다고 하자 이 과부하로 인해, 출력 y(t)는 시간 t1에서 장애받기 시작한다. 그러한 조건하에서, 만일 메모리 26내로의 기입이 종래 기술에서와 같이 비정상 상태의 존재와 무관하게 계속될 경우(스위치 28은 이 경우에 온상태에 계속있음), 출력 y(t)는 비정상 상태가 이미 제거된 제3사이클의 동상지점에 대응하는 시간 t4에서 그에 의해 영향을 받으므로 결국 파형이 찌그러진다. 시간 "h"는 인버터 출력의 1사이클을 말한다.
출력 y(t)가 시간 t1에서 과부하에 의해 장애받을 때 과부하가 제거되는 시간 t2와 그다음 시간들에서 과도적으로 장애받을 것이다. 그러나, 비정상 상태가 제거된(회복시간)후 제어시스템이 어떻게 설계되는 가에 따라 장애받은 출력이 정상 출력 y(t)로 회복될 때까지의 시간을 예견하는 것이 가능하다. 따라서, 제어시스템을 어떻게 설계하는가에 따라 비정상 상태 또는 과부하는 시간 t1에서 비교기 30에 의해 검출된 다음, 스위치 28은 스위치 제어로직 34를 통해 메모리 26내로의 기입을 정지시키도록 오프되고 또한 스위치 28은 회복시간을 고려하여 결정된 다음 시간 t3에서 메모리 26으로의 기입을 재개하도록 스위치 제어로직(34)을 통해 온된다.
메모리 26내로의 기입이 정지되는 시간주기동안 종전 사이클내에 기입된 데이터는 전술한 바와 같이 판독된다. 결과적으로, 회로가 정상 상태에 있는 1사이클(제1사이클)전에 제어기 18의 가변치는 메모리 36의 시간 t1-t3까지의 전기각에 대응하는 메모리 소자들내에 보존된다. 그에 따라, 제6도의 제3사이클에서 보인 상태와 다르게, 제1사이클내의 것과 동일한 아무런 방해가 없는 정상제어가 제3사이클과 그다음 사이클에서 수행될 수 있다. 따라서, 이 실시예에 의하면, 비정상 상태가 어떤 사이클에서 발생하는 경우일지라도 다음 사이클로부터 정상제어를 행하는 것이 가능하다.
한편, 과부하발생, 부하전압하강, 과부하검출 및 스위치 28의 개방이 동일시간 t1에서 발생 또는 수행된다는 것은 상술한 제1실시예에 기술되었다. 그러나, 어떤 시간차가 사실상 그들간에 존재하기 때문에, 만일 기입이 시간 t1에서 정지될 경우, 비정상 상태의 데이타는 그시간이전에 어떤 메모리소자들내로 이미 기입된다.
제7도는 상술한 사실이 고려된 제2실시예의 메모리 36을 나타낸다. 이 메모리 36은 두 개의 링버퍼들 BUF1과 BUF2로 구성된다. 두 링버퍼들 BUF 1과 BUF 2는 인버터 출력전압의 위상회전과 동기하는 속도로 회전하는 포인터들 P1과 P2를 각각 갖고 있다.
이 메모리 36이 메모리 26 (제5도) 대신 사용된다. 회로가 정상 상태에 있을 때, 스위치 28은 폐쇄된다. 따라서, 제어기 18의 가변치를 링버퍼 BUF 1내로 기입하는 것이 행해진다. 그밖에, 링버퍼 BUF1의 포인터 P1에 의해 지정된 메모리 소자의 내용은 제어기 18로 인도되며, 그와 동시에, 그의 내용은 링버퍼 BUF2의 포인터 P2에 의해 지정된 메모리 소자내로 기입된다. 그에 따라 정상 상태에서, 링버퍼 BUF 2의 현재지정된 데이타의 1사이클전의 데이타는 링버퍼 BUF2내로 기입된다.
제8(a)도에 보인 바와 같이 과부하가 시간 t0에서 발생하고 또한 과부하가 시간 t2에서 제거될 때 출력전압은 제8(b)도에 보인 바와 같이 변동한다. 다른 한편, 비교기 30이 시간 t0보다 늦은 시간 t1에서 과전류를 검출할 때 스위치 제어로직 34는 링버퍼 BUF 1내로 기입하는 것을 정지시키도록 제8(c)도에 보인 바와 같이 시간 t1-t3까지의 시간 주기동안 스위치 28을 개방(오프)시킨다. 그밖에, 기입직전에 링버퍼 BUF1 내로 기입된 데이타를 수정하기 위해, 스위치 제어로직 34는 1사이클전에 링버퍼 BUF2내로 기입된 데이타 즉, 과부하가 발생된 시간보다 1사이클전인 시간 t0-T로부터 링버퍼 BUF 1내로의 기입이 정지된 시간 t1보다 1사이클전인 시간 t1-T까지의 데이터를 링버퍼 BUF1의 대응메모리 소자들내로 기입한다.
그 결과로서, 정상 상태내의 데이타는 링버퍼 BUF 1내로 보관될 것이다.
바로위에 언급한 바와 같이 이 실시예에 의하면, 과부하가 발생된 후 메모리내로의 기입이 정지할 때까지 시간 지연이 존재한다 할지라도 그러한 지연은 또다른 메모리내의 데이타에 의해 교정될 수 있다. 따라서, 이 실시예는 제1실시예의 것과 비교하여 좀더 안정된 제어를 수행할 수 있다.
지금까지 과부하가 비정상 상태로서 발생한 실시예들을 설명했지만 과전압 또는 부족전압에 대처하기 위해 비교기 30으로서 전압에 응하는 비교기를 사용할 수도 있다.
본 발명은 PWM 인버터 제어를 갖는 무정전 전원장치 이외에도 기타 파워 콘버터들 예를 들어 무효전력 보상장치 능동필터등에도 응용할 수도 있다.

Claims (6)

  1. 일정시간 주기동안 상기 파워콘버터의 가변치를 기억할 수 있는 메모리와, 상기 메모리내에 기억된 상기 가변치들의 값들을 근거로 상기 파워 콘버터를 제어하기 위한 수단과, 상기 파워 콘버터의 비정상 상태를 검출하기 위한 비정상 상태 검출수단과, 그리고 상기 비정상 상태검출수단이 비정상 상태를 검출하지 못했을 때 상기 메모리내로 최신 가변치를 기입함으로서 상기 메모리의 내용들을 갱신하고, 상기 비정상 상태 검출수단이 비정상 상태를 검출할 때 상기 메모리내로의 기입을 정지시키고, 또한 상기 파워 콘버터가 정상 상태로 복귀하거나 또는 정상 상태로 복귀하는 것으로 기대될 때 상기 메모리내로의 기입을 억제하는 기입 제어수단을 포함하는 것이 특징인 파워 콘버터용 제어장치.
  2. 제1항에서, 상기 메모리는 링버퍼를 포함하는 것이 특징인 파워 콘버터용 제어장치.
  3. 제1항에서, 상기 기록제어수단은 상기 메모리내로의 기입을 정지 및 억제하는 타이밍을 제어하기 위한 스위치를 포함하는 것이 특징인 파워 콘버터용 제어장치.
  4. 일정한 시간주기동안 상기 파워 콘버터의 가변치들을 기억할 수 있는 제1 및 제2메모리들과, 상기 제1메모리내에 기억된 상기 가변치들을 근거로 상기 파워 콘버터를 제어하기 위한 수단과, 상기 파워 콘버터의 비정상 상태를 검출하기 위한 비정상 상태 검출수단과, 그리고 상기 비정상 상태 검출수단이 비정상 상태를 검출하지 않을 때 최신 가변치를 상기 제1메모리내로 기입하고 또한 상기 제1메모리에 기억된 가변치를 상기 제2메모리의 대응장소에 기입함으로서 상기 메모리들의 내용들을 갱신하고, 상기 비정상 상태 검출수단이 비정상태를 검출할 때 상기 제1메모리내로의 기입을 정지시킨 다음 기입정지 직전에 상기 제1메모리내에 기입된 가변치들을 상기 제2메모리의 대응장소에 기억된 가변치들로 교체하고, 그리고 상기 파워 콘버터가 정상 상태로 복귀하거나 또는 정상 상태로 복귀하도록 예상될 때 상기 제1 및 제2 메모리들내로의 기입을 재개하는 기입제어수단을 포함하는 것이 특징인 파워 콘버터용 제어장치.
  5. 제4항에서, 상기 제1 및 제2 메모리들은 각각 링버퍼를 포함하는 것이 특징인 파워 콘버터용 제어장치.
  6. 제4항에서, 상기 기입제어수단은 상기 제1 메모리내로의 기입정지와 억제타이밍을 제어하고 또한 그내의 가변치들을 그내에 재기입하기 위한 스위치들을 포함하는 것이 특징인 파워 콘버터용 제어장치.
KR1019880009309A 1987-07-27 1988-07-25 파워 콘버터용 제어장치 KR910002352B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-187425 1987-07-27
JP62187425A JPS6434180A (en) 1987-07-27 1987-07-27 Controlling device of power converter
JP187425 1987-07-27

Publications (2)

Publication Number Publication Date
KR890003101A KR890003101A (ko) 1989-04-12
KR910002352B1 true KR910002352B1 (ko) 1991-04-20

Family

ID=16205826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009309A KR910002352B1 (ko) 1987-07-27 1988-07-25 파워 콘버터용 제어장치

Country Status (6)

Country Link
US (1) US4827392A (ko)
EP (1) EP0301483B1 (ko)
JP (1) JPS6434180A (ko)
KR (1) KR910002352B1 (ko)
CA (1) CA1311550C (ko)
DE (1) DE3888256T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE467130B (sv) * 1990-09-14 1992-05-25 Electrolux Ab Kraftaggregat foer generering av en i huvudsak sinusformad utspaenning
US5172009A (en) * 1991-02-25 1992-12-15 Regents Of The University Of Minnesota Standby power supply with load-current harmonics neutralizer
SE469360B (sv) * 1991-11-04 1993-06-21 Asea Brown Boveri Foerfarande och anordning foer att i ett kraftnaet reducera stoerningar med ett styrbart aktivt filter
SE469361B (sv) * 1991-11-04 1993-06-21 Asea Brown Boveri Foerfarande och anordning foer reduktion av stoerningar i kraftnaet
US5483167A (en) * 1992-09-08 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Computer controlled ground detecting method for inverter unit and apparatus therefor
JP3022063B2 (ja) * 1993-01-07 2000-03-15 三菱電機株式会社 電力変換器の制御装置
JP3245523B2 (ja) * 1995-10-16 2002-01-15 シャープ株式会社 インバータ制御方法およびインバータ制御装置
US5847950A (en) * 1997-02-19 1998-12-08 Electronic Measurements, Inc. Control system for a power supply
GB2351620A (en) * 1999-07-01 2001-01-03 Semelab Plc Triangle wave generator, current sensor, class D power amplifier, anti-hiss circuit and loudspeaker protection circuit
US20100182149A1 (en) * 2004-05-18 2010-07-22 Marino Ronald A Apparatus for and method of using rfid antenna configurations
US8324861B2 (en) * 2009-03-05 2012-12-04 O2Micro Inc. Multi-channel converter with self-diagnosis functionality
JP7036270B1 (ja) * 2021-09-03 2022-03-15 富士電機株式会社 電力変換装置および誘導炉用電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371824A (en) * 1979-07-05 1983-02-01 Eaton Corporation Base drive and overlap protection circuit
US4458194A (en) * 1981-11-04 1984-07-03 Eaton Corporation Method and apparatus for pulse width modulation control of an AC induction motor
ES521935A0 (es) * 1982-05-07 1984-05-01 Babcock & Wilcox Co Dispositivo para generar formas de onda trifasicas de impulsos modulados en anchura para controlar motores de induccion.
JPS5972991A (ja) * 1982-10-19 1984-04-25 Fanuc Ltd モ−タの制御装置
JPS6023268A (ja) * 1983-07-18 1985-02-05 三菱電機株式会社 エレベ−タの速度制御装置
US4719555A (en) * 1985-12-19 1988-01-12 Hitachi, Ltd. Electric power control apparatus with first and second fixed time intervals

Also Published As

Publication number Publication date
JPS6434180A (en) 1989-02-03
CA1311550C (en) 1992-12-15
EP0301483A3 (en) 1989-11-15
DE3888256D1 (de) 1994-04-14
EP0301483B1 (en) 1994-03-09
EP0301483A2 (en) 1989-02-01
KR890003101A (ko) 1989-04-12
DE3888256T2 (de) 1994-09-01
US4827392A (en) 1989-05-02

Similar Documents

Publication Publication Date Title
KR910002352B1 (ko) 파워 콘버터용 제어장치
KR910009806B1 (ko) 무효전력보상장치
Buso et al. A dead-beat adaptive hysteresis current control
US4195233A (en) Inverter starting system
US5115386A (en) Circuit for controlling an electric power supply apparatus, a method therefor and an uninterruptible power supply
US6184733B1 (en) Clock synchronizing circuit
US5394023A (en) Circuit arrangement for genrating square-shaped signals
KR0130159B1 (ko) 모니터의 수평 출력 트랜지스터의 보호장치
JPH04289728A (ja) 高調波補償装置
JPS63148831A (ja) 静止形無効電力補償装置の制御装置
JPH0433573A (ja) インバータ装置
JPH06205547A (ja) 電力貯蔵型非常用電源装置の停電制御回路
JPS6225509A (ja) 負荷制御装置
SU847434A1 (ru) Энергосистема
JP2735238B2 (ja) 無停電電源装置の制御方式
JP2816202B2 (ja) 電力供給装置の制御回路及び制御方法並びに電力供給装置
JPH0923585A (ja) 無効電力補償の制御方法
JPS6268022A (ja) 無効電力補償装置の制御方法
JP2672612B2 (ja) 静止形無効電力補償装置
JPS63186532A (ja) 無効電力補償装置の制御方法
JPS63244124A (ja) 瞬時電圧低下補償装置
JP2585402B2 (ja) 無効電力補償装置
Sawicki et al. Inverting mode failure recovery: application to the drive of a DC generator supplied by a three-phase thyristor converter
JPH0723566A (ja) 電圧共振形インバータの制御回路
JPS6395816A (ja) 高調波補償装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080327

Year of fee payment: 18

EXPY Expiration of term