KR910002309B1 - 전하전송장치 - Google Patents

전하전송장치 Download PDF

Info

Publication number
KR910002309B1
KR910002309B1 KR1019870002953A KR870002953A KR910002309B1 KR 910002309 B1 KR910002309 B1 KR 910002309B1 KR 1019870002953 A KR1019870002953 A KR 1019870002953A KR 870002953 A KR870002953 A KR 870002953A KR 910002309 B1 KR910002309 B1 KR 910002309B1
Authority
KR
South Korea
Prior art keywords
switch
charge
electrode
electrodes
floating gate
Prior art date
Application number
KR1019870002953A
Other languages
English (en)
Other versions
KR870009588A (ko
Inventor
신니치 이마이
나오키 호소야
Original Assignee
가부시키가이샤 도시바
와타리 스기이치로
도시바 오디오 비디오 엔지니어링 가부시키가이샤
오오시마 고우타로우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 와타리 스기이치로, 도시바 오디오 비디오 엔지니어링 가부시키가이샤, 오오시마 고우타로우 filed Critical 가부시키가이샤 도시바
Publication of KR870009588A publication Critical patent/KR870009588A/ko
Application granted granted Critical
Publication of KR910002309B1 publication Critical patent/KR910002309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

내용 없음.

Description

전하전송장치
제1도(a)는 전형적인 플로팅게이트 전하검출부를 간략하게 나타낸 회로도이고, 제1도(b)는 제1도(a)에 도시된 검출부를 구성하는 소자의 단면도이며, 제1도(c)와 제1도(d)는 전위분포를 나타낸 도면.
제2도는 제1도에 도시된 장치의 동작을 나타낸 클럭파형도.
제3도(a)는 2곳에서 전하검출을 행하는 전형적인 플로팅게이트 전하검출 방식의 CTD를 나타낸 회로도이고, 제3도(b)는 제3도(a)에 도시된 CTD를 구성하는 소자의 단면도이며, 제3도(c)와 제3도(d)는 전위분포를 나타낸 도면.
제4도는 본 발명에 따른 CTD의 동작원리를 설명하기 위한 블럭도.
제5도는 제4도의 각 블럭을 실질적인 구성요소로 구성한 본 발명의 1실시예를 나타낸 구성도.
제6도(a)는 본 발명의 다른 실시예에 따른 CTD의 검출부를 나타낸 회로도이고, 제6도(b)는 제6도(a)에 도시된 검출부를 구성하는 소자의 단면도이며, 제6도(c)와 제6도(d)는 전위분포를 나타낸 도면.
제7도(a)는 2곳에서 전하검출을 행하는 본 발명의 또 다른 실시예에 따른 CTD의 회로도이고, 제7도(b)는 제7도(a)에 도시된 CTD를 구성하는 소자의 단면도이며, 제7도(c)와 제7도(d)는 전위분포를 나타낸 도면.
제8도는 제6도(a)에 도시된 회로에 공급되는 클럭을 발생시키는 로직회로의 회로구성도.
제9도는 제7도(a)에 도시된 회로의 동작을 설명하기 위한 타이밍챠트.
제10도는 제7도(a)에 도시된 회로를 구체적으로 트랜지스터회로로 구성한 일예의 회로도.
제11도는 제7도(a)에 도시된 회로를 부분적으로 수정한 실시예를 나타낸 회로도.
제12도는 제11도에 도시된 회로를 사용했을 때의 동작진리표.
제13도(a)는 본 발명이 단상 CTD에 적용된 실시예의 회로도이고, 제13도(b)는 제13도(a)에 도시된 CTD의 구성소자의 단면도이며, 제13도(c)와 제13도(d)는 전위분포를 나타낸 도면.
제14도는 제13도에 도시된 회로를 사용했을 때의 동작진리표이다.
* 도면의 주요부분에 대한 부호의 설명
1,11,12,203 : 승압용 캐패시터 2 : 기생캐패시터
3,111,201 : 기준전압원
4,15,16,19,20,31,32,41,42,43,44,110,112,202 : 스위치
5 : 접속점 6,11,13,14,113,600 : 독출전극
7,10,114,700 : 전송전극 8,17,18,500 : 출력회로
9 : 전송전하 49,50,53,54 : MOSFET
51,52 : 인버터 55,56 : 입력접점
100 : 조합회로 200 : 검출수단
300 : 전송수단 400 : 선택수단
[산업상의 이용분야]
본 발명은 전하전송장치에 관한 것으로, 특히 복수의 플로팅게이트식 검출회로를 갖춘 전하전송장치에 관한 것이다.
[종래의 기술 및 그 문제점]
전하전송장치(Charge Transfer Device ; 이하, CTD라 약칭함)의 출력 단에서의 전하검출에는 통상 플로팅확산방식이나 플로팅게이트방식이 사용되고 있는데, 플로팅확산방식은 CTD출력부에서의 전압이득을 크게 취할 수 있는 반면, 검출시에 신호전하를 파괴시켜 버리기 때문에 한번 검출된 전하는 계속 전송할 수 없게 되는 결점이 있다. 이에 대해, 플로팅게이트방식은 후단에서 손실이 없는 전송을 행하기 위해 일반적으로 승압전압을 필요로 하게 되어 플로팅확산방식에 비해 전압이득이 떨어지게 되는 결점이 있지만, 비파과로 전하를 검출할 수 있으므로 전송부 중간의 여러부분에서 신호를 검출할 수 있는 잇점이 있다.
그러나, 플로팅게이트방식을 사용한 CTD는 플로팅게이트를 통해 검출된 신호가 다른 신호의 간섭에 의해 크로스토크(crosstalk)를 발생시키는 문제를 야기시키게 된다. 이와 같은 문제는 플로팅게이트가 전도 전하검출을 위해 전송로의 여러부분에 설치되었을때 특히 문제로 되게 된다. 이것은 여러부분으로부터 검출된 신호들간에서 발생되는 크로스토크때문이다. 또한, 플로팅게이트방식과 플로팅확산방식을 혼합한 CTD는 각각의 방식에 의해 검출된 신호들간에서 발생하는 크로스토크문제를 야기시키게 된다.
[발명의 목적]
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 발명된 것으로, 복수의 전하검출회로로부터 얻어지는 신호간에 크로스토크가 발생하지 않는 전하전송장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위한 본 발명은, 전하전송로와, 이 전하전송로상에 형성되는 복수의 전송전극, 상기 전하전송로상에서 소정의 간격을 두고 설치되는 최소한 2개의 독출전극, 상기 전송전극에 클럭신호를 공급하는 수단 및, 상기 독출전극아래의 전하의 신호성분을 검출하는 검출수단을 구비한 전하전송장치에 있어서, 상기 각각의 독출전극에 상기 클럭신호 또는 소정의 고정전위를 인가해서 상기 독출전극을 전송전극으로서 이용할 것인가, 또는 상기 독출전극을 플로팅상태로 해서 상기 독출전극아래의 신호성분을 상기 검출수단에 의해 독출할 것인가를 절체시켜 주는 선택수단을 구비한 것을 특징으로 한다.
[실시예]
이하, 예시도면을 참조해서 본 발명의 각 실시예를 상세히 설명한다.
먼저, 전형적인 플로팅게이트 전하검출방식이 CTD의 동작원리를 제1도 및 제2도를 참조해서 설명하면 다음과 같다.
제1도(a)는 플로팅게이트 전하검출부를 간략하게 나타낸 회로도이고, 제1도(b)는 검출부를 구성하는 소자의 단면도이며, 제1도(c)와 제1도(d)는 전위분포를 나타낸 도면이고, 제2도는 제1도에 도시된 장치의 동작을 나타낸 클럭파형도이다. 제1도에서, 전하는 전극(6)(7) 아래로 전송되게 되는데, 먼저 전송클럭(ø)이 하이레벨일 때, 스위치(4)가 온되어 VL의 전압이 기준전압(3)으로부터 승압용 캐패시터(1)에 인가되게 된다. 그에 따라, 플로팅게이트전극(6)은 VL로 리셋트되게 된다. 이때, 전극(6)(7) 아래의 전위분포는 제1도(c)와 같이 나타나게 된다. 그 다음에 전송클럭(ø)이 로우레벨일때, 스위치(4)가 오프되어 접속점(5)이 플로팅 상태로 되게 된다. 그와 동시에 접속점(5)은 승압용 캐패시터(1)에 의해 VH까지 승압되게 된다. 따라서 전극(6)의 전압은 VH까지 승압되어 전위분포가 제1도(d)와 같이 되게 되므로 전하(9)는 화살표방향으로 전송되게 된다. 즉, 접속점(5)의 전위(P5)는 제2도에 나타낸 바와 같이 클럭(ø)
Figure kpo00002
에 동기해서 변화하게 된다. 여기서, 전압ㅿVout는 전송전하(9)에 비례한 전위변화로서, 출력회로(8)에 의해 검출되게 된다. 한편, 전위(P5)의 상하값(VH)은 다음식으로 표현된다.
VH=VDD/(1+C2/C1)+VL
여기서, VDD는 클럭(ø)
Figure kpo00003
에 대한 전원전압이고, C2는 회로배선의 기생캐패시터(2)의 캐패시턴스이며, C1은 승압용 캐패시터(1)의 캐패시턴스이고, VL은 기준전압원(3)에 의해 인가되는 기준전압이다.
또한, 플로팅게이트전하의 전압이득(G)은 다음 식으로 표현된다.
G=CIN/(C1+C2)
여기서, CIN은 CTD의 입력캐패시턴스이다. 이와 같이, 플로팅게이트방식의 검출회로는 승압용 캐패시턴스(C1)가 기생캐패시턴스(C2)에 더해지게 되므로 전압이득이 작아지게 된다.
이와 같이 전압이득이 작아지지만, 플로팅게이트 전하검출방식은 전송부중간의 여러부분에서 비파괴로 전하를 검출할 수 있는 큰 이점이 있다.
제3도(a)는 2곳에서 전하검출을 행하는 전형적인 플로팅게이트 전하검출방식의 CTD를 나타낸 회로도이고, 제3도(b)는 제3도(a)에 도시된 CTD를 구성하는 소자의 단면도이며, 제3도(c)와 제3도(d)는 전위분포를 나타낸 도면이다. 제3도에서, 전하는 전극(10)(13)(14)의 아래로 전송되게 되는데, 플로팅게이트전극(13)(14)에는 각각 시간차를 갖는 신호가 전송전하에 비례한 전위변화로서 유기되게 되고, 이 유기된 전압은 출력회로(17)(18)에 의해 검출되게 된다. 여기서, 플로팅게이트전극(13)(14)상의 신호는 각각 스위치(19)(20)에 의해 선택되게 된다. 그에 따라, 선택된 신호는 출력신호(Vο)로서 출력되게 된다. 그러나, 이렇게 구성된 CTD는 후술할 바와 같은 간섭문제를 야기시키게 되는데, 예컨대 제3도에 있어서, 양쪽 플로팅게이트전극(13)(14)에 의해 검출된 신호는 스위치(19)(20)가 온되기 직전까지 전송되게 된다. 즉, 이들 2개의 신호는 동일기판상을 전송되어 오기 때문에, 상호에 간섭이 생겨 한쪽의 신호에 다른쪽의 신호성분이 잡음으로서 중첩되게 되는 크로스토크(crosstalk)라 불리우는 현상이 발생하게 된다. 이것은 회로를 구성하는 MOSFET와 같은 소자의 드레인-소오스캐패시턴스라던지 기판을 매개한 캐패시턴스 등에 의해 양신호전송계가 용량적으로 결합되어 있기 때문이다. 이와 같이 제3도에 도시된 장치에서는 비선택신호가 선택신호에 잡음으로서 중첩되게 되는 크로스토크현상이 발생하게 되므로, 이 비선택신호에 의해 잡음성분을 일정값이하(예컨대-60dB)이하)로 하는 것이 곤란하게 된다. 따라서, 비디오신호 등을 처리할 경우, 화면에 크로스토크성분이 나타나게되는 문제점을 생기게 된다.
다음에는 본 발명의 원리에 대해 설명한다. 제4도는 본 발명의 원리를 설명하기 위한 블럭도로서, CTD의 전송전극(700)간에 독출전극(600)이 형성되어 있다. 이 독출전극(600)에는 이것이 플로팅시에 전극아래에 축적된 전하에 의한 전위변화분을 출력신호로서 비파괴적으로 검출하는 검출수단(300)과, 이 독출전극(600)을 단지 하나의 전송전극으로 해서 전극아래에 전위를 형성할 수 있도록 된 전압 또는 펄스를 인가하는 전송수단(300)이 접속되어 있다. 이 검출수단(200)과 전송수단(300)은 선택수단(400)에 의해 필요에 따라 어느쪽이든 한쪽이 선택되도록 되어있다. 즉, 독출전극(600)은 선택수단(400)에 의해 전송모드와 전하검출모드중 어느하나로 설정되게 된다. 따라서, 독출전극(600)이 전하검출모드로 될 때만 검출신호가 출력처리회로(500)에 인가되게 된다.
제5도는 제4도의 각 블럭을 실질적인 구성요소로 구성한 1실시예를 나타낸 구성도로서, 검출수단(200)은 기준전압원(201)과 스위치(202) 및 승압용 캐패시터(203)로 구성되어 있고, 전송수단(300)은 전송클럭
Figure kpo00004
의 공급원으로 구성되어 있다. 선택수단(400)이 검출수단(200)을 선택한 경우에는 제1도에 도시된 장치와 같은 동작을 행해 출력회로(500)에 검출신호가 인가되는 것을 이해할 수 있게 된다. 또, 선택수단(400)이 전송수단(300)을 선택한 경우에는 독출전극(600)이 단지 하나의 전송전극으로서 역할하는 것을 이해할 수 있게 된다.
제6도(a)는 본 발명의 다른 실시예에 따른 CTD의 검출부를 나타낸 회로도이고, 제6도(b)는 제6도(a)에 도시된 검출부를 구성하는 소자의 단면도이며, 제6도(c)와 제6도(d)는 전위분포를 나타낸 도면이다. 이예에서, 조합회로(100)는 제4도에 나타낸 검출수단(200), 전송수단(300), 선택수단(400)을 겸하는 것이다.
제6도를 제1도와 비교해 보면, 본 장치와 종래장치와의 회로구성상의 차이를 확실히 이해할 수 있게 된다.
즉, 본 장치는 제1도에 도시된 종래의 플로팅게이트 전하검출회로에 있어서 승압용 캐패시터(1)에 병렬로 스위치(31)을 설치하고, 승압용 캐패시터(1)를 충전시키기 위한 경로에 스위치(32)를 설치한 것이다. 또한, 제6도에 도시된 실시예의 경우, 스위치(32)는 스위치(4)와 기준전압원(3) 사이에 설치했지만, 스위치(4)와 스위치(32)를 교체해도 상관없다.
스위치(31)는 스위치(32)에 대해 항상 역으로 개폐되게 된다.
다음에는 본 장치의 동작에 대해 상세히 설명한다.
먼저, 전하검출모드가 선택된 경우의 동작에 대해 설명하기로 한다. 이 모드에서는, 스위치(31)는 오프상태로되고, 스위치(32)는 온상태로 되게 된다. 즉, 이 상태에서의 회로는 제1도의 장치와 동일하게 된다. 따라서, 플로팅게이트전극(6) 아래로 전송된 전하(9)에 비례한 전위변화가 유기되게 되고, 이 전위변화는 출력처리회로(8)로 인가되어 검출되게 된다.
다음에는 전송모드가 선택된 경우의 동작에 대해 설명하기로 한다. 이 모드에서는, 스위치(31)는 온상태로되고, 스위치(32)는 오프상태로되게 된다. 따라서, 스위치(31)가 온상태이므로, 플로팅게이트전극(6)에는 전송클릭
Figure kpo00005
이 공급되어 단지 하나의 전하전송전극으로서 기능하게 된다. 이와 같이, 스위치(31)와 스위치(32)를 교번적으로 제어함으로써 전하검출모드와 전하전송모드를 절환시킬 수 있게 된다.
제6도에 도시된 검출부가 플로팅게이트방식의 동작과 플로팅화산방식의 동작을 효과적으로 수행할 수 있는 CTD에 적용되었다면, 이 CTD는 플로팅게이트방식을 기초로 동작을 하게 되어 스위치(31)와 스위치(32)를 각각 오프, 온상태로 유지시키기에 충분하게 된다. 따라서 검출부가 전하검출모드를 기초로 동작을 하게 된다. 그리고, 최종전송단계[제6도(b)의 오른쪽]에서는 플로팅확산방식의 전하검출부(도시되지 않음)가 제공되게 됨으로써 전하검출신호가 출력되게 된다. 이때는 어떤 신호도 출력회로(8)로부터 출력되지 않게 되므로 크로스토크의 발생가능성이 없어지게 된다.
제7도는 제3도에 도시된 바와 같이 서로 시간차를 갖는 2개의 신호를 선택적으로 검출하는 장치에 본 발명을 적용시킨 실시예이다. 이 실시예에 있어서도 스위치(41)와 스위치(42), 스위치(43)와 스위치(44)를 교번적으로 제어함으로써 플로팅게이트전극(13)과 플로팅게이트전극(14) 아래에 유기되는 신호를 선택하여 전하검출을 할 수 있게 된다. 이 선택을 행하기 위해서는 예컨대 제8도에 도시된 바와 같은 로직회로를 이용하여 제어용 펄스(S)
Figure kpo00006
및 샘플/홀드펄스(SH1)(SH2)를 발생시키면 좋다. 이와 같은 각 펄스를 이용하게 되면, 플로팅게이트전극(13)과 플로팅게이트전극(14)중 한쪽을 전하전송모드로, 다른쪽을 전하검출모드로 할 수 있게 된다. 예컨대, 제8도의 로직회로에 의해 얻어지는 펄스(S)
Figure kpo00007
를 다음과 같이 사용하게 된다. 즉, 스위치(41)의 S1에 펄스 S를 스위치(42)의
Figure kpo00008
에 펄스
Figure kpo00009
를, 스위치(43)S2에 펄스
Figure kpo00010
를, 스위치(44)의 S2에 펄스(S)를 각각 공급하게 된다. 그러면, 펄스(S)가 하이레벨일 때에는 스위치(41)가 온되고, 스위치(42)가 오프되며, 스위치(43)가 오프되고, 스위치(44)가 온되게 되어 플로팅게이트전극(13)은 전하전송모드로, 플로팅게이트전극(14)은 전하검출모드로 되게 된다. 이때, 샘플/홀드펄스(SH1)가 제9도에 나타낸 바와 같이 로우레벨로 쉬프트되게 되므로 스위치(20)는 턴오프되고, 샘플/홀드펄스(SH2)는 스위치(19)를 온,오프시키게 된다. 그에 따라, 출력회로(17)로부터의 출력신호를 샘플/홀드시키는 상태로 되게 된다. 한편, 펄스(S)가 로우레벨일 때에는, 상기 동작과는 역으로 되는 바, 플로팅게이트전극(13)은 전하검출모드로 되고, 플로팅게이트전극(14)은 전하전송모드로 되게 된다. 또한, 스위치(19)가 오프되게 되므로 샘플/홀드는 스위치(20)에 의해 행해지게 된다.
제10도는 제7도의 장치를 구체적으로 트랜지스터회로로 구성한 일예를 나타낸 회로도로서, 여기서 게이트 부분이 굵은 선으로 표시된 FET는 공핍형(depletion 形) 트랜지스터이고, 그 이외의 FET는 증가형(enhancement 形) 트랜지스터를 나타낸다. 제10도에 있어서, 승압용 캐패시터(11)(12)의 입력접점(55)(56)은 각각 인버터(51)(52)의 출력접점이므로, 클럭(ø2)의 역상, 즉 클럭(ø1)이 인가됨으로써 제7도의 클럭
Figure kpo00011
(ø)이 각각 제10도의 클럭(ø1)(ø2)에 대응하는 것이 된다. 또, 제7도의 스위치(15)(16)(19)(20)(41∼44)는 제10도의 동일한 도면번호의 MOSFET(15)(16)(19)(20)(41-44)에 대응하고, 제7도의 정전압원(61)(62)은 제10도의 정전압원(61)(62)에 대응하는 것이다. 또한, 제7도의 출력회로(17)(18)는 제10도의 MOSFET(45)(46) 및 MOSFET(47)(48)로 구성되는 소오스플로워(source follower)에 대응하는 것으로, 여기서 출력신호의 임피던스변환이 행해지게 된다. 제7도에 있어서 샘플/홀드된 출력신호(21)는, 제3도에 있어서는 MOSFET(49)(50)로 구성되는 증폭기를 통해 MOSFET(53)(54)로 구성되는 소오스플로워에 의해 임피던스 변환되어 외부로 출력되는 전압(Vο)에 대응한다.
상기한 바와 같이, 펄스(S)를 제어함으로써 필요한 플로팅게이트전극만 전하검출모드로 설정하고, 그외의 플로팅게이트전극은 전하전송모드로 설정해서 출력신호처리회로(17)(18)에 불필요한 신호가 입력되지 않도록 할 수 있게 된다. 이와 같이 신호처리회로(17)(18)에는 필요한 검출신호만이 인가되게 되므로 종래장치에서 발생되던 크로스토크가 발생되지 않게 된다.
한편, 제7도 및 제10도의 스위치(42)(44)와 스위치(15)(16)의 순서는 교체해도 상관없다. 또, 스위치(15)와 스위치(42) 또는 스위치(16)와 스위치(44)를 각각 하나의 스위치로 하여 논리적으로 제어할 수도 있다. 예컨대, 제11도는 스위치(15)와 스위치(42)를 하나로 합한 경우의 회로도를 나타낸 것이고, 제12도는 그 동작진리표를 나타낸 것이다. 이와 같이, 스위치(11)를 펄스(
Figure kpo00012
, ø)로 제어하게 되면, 제7도에서의 스위치(15)와 스위치(42)를 하나의 스위치(110)로 치환할 수 있게 된다.
또한, 상술한 각 실시예는 2상클럭(twophase clock)에 의한 전송의 경우의 실시예지만, 단상클럭에 의한 전송에 있어서도 본 발명을 적용시킬 수가 있다.
제13도는 본 발명의 단상 CTD에 적용된 실시예의 회로도로, 단상 CTD장치의 경우에는 한쪽의 전극쌍을 중간의 일정전위(VM)로 유지시키고, 다른쪽의 전극에는 펄스(ø)를 인가해서 전송을 행한다. 그리고, 스위치(112)를 매개로 기준전압원(111)을 독출전극(133)에 접속시키고, 스위치(112)를 제14도에 나타낸 진리표의 타이밍펄스
Figure kpo00013
에 의해 제어하게 된다. 스위치(112)가 온상태일 때는 전송펄스(ø)에 대해 중간레벨인 전압(VM)이 기준전압원(111)으로부터 전극(113)에 공급되게 되므로, 전극(113)은 단순한 전송전극으로 되게 된다. 그 반면에 스위치(112)가 오프상태일 때는 전극(113)이 플로팅상태로 되게 된다. 그에 따라, 전단으로부터 전송된 전하를 검출하는 검출전극으로서 기능하게 되어 검출신호가 출력회로(8)로 인가되게 된다.
또, 본 발명은 상기 각 실시예와 같이 2개의 독출전극을 갖는 장치에 한정되지 않고, 일반적으로 복수개의 독출전극을 갖추고 이들로부터 선택적으로 전하를 검출하는 장치에도 적용이 가능하다. 그외 복수의 전극으로부터 임의의 갯수의 출력을 인출해서 이들에 여러가지 연산을 행하는 장치에도 본 발명은 적용될 수 있다. 또한, 비선택전극이 전송모드로 되도록 선택을 하게 되면, 선택전극으로부터 검출신호에 불필요한 신호성분의 크로스토크가 발생하지 않게 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 복수의 전하검출회로를 갖춘 전하전송장치에 있어서, 독출전극을 전하독출모드와 전하전송모드중 어느쪽이든 한쪽을 선택해서 동작시키도록 했기 때문에, 검출회로에서 얻어지는 신호간에 발생하는 크로스토크를 억제시킬 수 있게 된다.

Claims (2)

  1. 전하전송로와, 상기 전하전송로상에 형성되는 복수의 전송전극(10), 상기 전하전송로상에서 소정의 간격을 두고 설치되는 최소한 2개의 독출전극(13)(14), 상기 전송전극(10)에 클럭신호를 공급하는 수단(ø)
    Figure kpo00014
    및, 상기 독출전극(13)(14) 아래의 전하의 신호성분을 검출하는 검출수단(200)을 구비한 전하전송장치에 있어서, 상기 각각의 독출전극(13)(14)에 상기 클럭신호 또는 소정의 고정전위를 인가해서 상기 독출전극(13)(14)을 전송전극으로서 이용할 것인가, 또는 상기 독출전극(13)(14)을 플로팅상태로 해서 독출전극(13)(14)아래의 신호성분을 상기 검출수단(200)에 의해 독출할 것인가를 절체시켜 주는 선택수단(400)을 구비한 것을 특징으로 하는 전하전송장치.
  2. 제1항에 있어서, 상기 고정전위는 상기 클럭신호의 하이레벨과 로우레벨에 대해 중간전위인 것을 특징으로 하는 전하전송장치.
KR1019870002953A 1986-03-31 1987-03-30 전하전송장치 KR910002309B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP73495 1986-03-31
JP61073495A JPS62230053A (ja) 1986-03-31 1986-03-31 電荷転送装置
JP86-73495 1986-03-31

Publications (2)

Publication Number Publication Date
KR870009588A KR870009588A (ko) 1987-10-27
KR910002309B1 true KR910002309B1 (ko) 1991-04-11

Family

ID=13519895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002953A KR910002309B1 (ko) 1986-03-31 1987-03-30 전하전송장치

Country Status (5)

Country Link
US (1) US4800579A (ko)
EP (1) EP0239977B1 (ko)
JP (1) JPS62230053A (ko)
KR (1) KR910002309B1 (ko)
DE (1) DE3780844T2 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177391A (en) * 1973-01-24 1979-12-04 Hitachi, Ltd. Charge transfer semiconductor device
US3819954A (en) * 1973-02-01 1974-06-25 Gen Electric Signal level shift compensation in chargetransfer delay line circuits
DE2427173B2 (de) * 1974-06-05 1976-10-21 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum verschieben von ladungen nach freier wahl in eine vorgegebene richtung oder in die entgegengesetzte richtung und zum speichern von ladungen mit einer ladungsgekoppelten ladungsverschiebeanordnung
US3999152A (en) * 1974-10-21 1976-12-21 Hughes Aircraft Company CCD selective transversal filter
US3947705A (en) * 1974-10-24 1976-03-30 Texas Instruments Inc. Method and system for achieving and sampling programmable tap weights in charge coupled devices
JPS52147941A (en) * 1976-06-03 1977-12-08 Toshiba Corp Electric charge transfer type analog signal memory system
US4103343A (en) * 1976-07-06 1978-07-25 General Electric Company Charge transfer apparatus
US4091278A (en) * 1976-08-18 1978-05-23 Honeywell Information Systems Inc. Time-independent circuit for multiplying and adding charge
IL52589A (en) * 1976-09-15 1979-09-30 Hughes Aircraft Co Charge coupled device subtractor
NL186666C (nl) * 1977-10-13 1992-03-16 Philips Nv Ladingsoverdrachtinrichting.
JPS5919297A (ja) * 1982-07-23 1984-01-31 Toshiba Corp 電荷結合装置の出力回路

Also Published As

Publication number Publication date
KR870009588A (ko) 1987-10-27
JPH0515064B2 (ko) 1993-02-26
EP0239977A3 (en) 1989-11-02
US4800579A (en) 1989-01-24
DE3780844T2 (de) 1993-02-04
EP0239977A2 (en) 1987-10-07
JPS62230053A (ja) 1987-10-08
DE3780844D1 (de) 1992-09-10
EP0239977B1 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
KR960012801B1 (ko) 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기
US5434620A (en) Image sensor
JPH0927883A (ja) 画像読取信号処理装置
US4129794A (en) Electrical integrated circuit chips
US4694341A (en) Sample-and-hold circuit
KR910002139A (ko) Fet 비교기 회로
EP0076733A2 (en) CMOS circuitry for dynamic translation of input signals at TTL Levels into corresponding output signals at CMOS Levels
KR930007720B1 (ko) 플래시 a/d변환기
KR0161512B1 (ko) 적분기 회로
JP3801112B2 (ja) 画像読取信号処理装置
US3829711A (en) Shift registers
KR910002309B1 (ko) 전하전송장치
KR970056990A (ko) 상관이중 샘플링 장치
KR930010939B1 (ko) 인버터회로 및 이 회로를 사용한 쵸퍼형 비교기회로
JPH06260941A (ja) アナログ／デジタル変換装置
US5097338A (en) Scanning type image sensor
US5153454A (en) Chopper type comparator
US4162539A (en) Read-out circuit for digital storage elements
JPH0160973B2 (ko)
JPH0693622B2 (ja) アナログスイツチ回路
KR860002209A (ko) 디지탈 비데오 신호처리 시스템
KR19990049424A (ko) 저전류 고속 스위칭회로
KR0166316B1 (ko) 비교 회로
US5048016A (en) Circuit configuration for increasing the output voltage of an electronic switching stage
KR830008602A (ko) 텔레비젼 수상기용 다중상 감소회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee