KR930007720B1 - 플래시 a/d변환기 - Google Patents

플래시 a/d변환기 Download PDF

Info

Publication number
KR930007720B1
KR930007720B1 KR1019860005186A KR860005186A KR930007720B1 KR 930007720 B1 KR930007720 B1 KR 930007720B1 KR 1019860005186 A KR1019860005186 A KR 1019860005186A KR 860005186 A KR860005186 A KR 860005186A KR 930007720 B1 KR930007720 B1 KR 930007720B1
Authority
KR
South Korea
Prior art keywords
input signal
midpoint
comparator
reference voltage
converter
Prior art date
Application number
KR1019860005186A
Other languages
English (en)
Other versions
KR870000806A (ko
Inventor
고든 프란시스 딩월 앤드류
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR870000806A publication Critical patent/KR870000806A/ko
Application granted granted Critical
Publication of KR930007720B1 publication Critical patent/KR930007720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Peptides Or Proteins (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Bidet-Like Cleaning Device And Other Flush Toilet Accessories (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Air Bags (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Luminescent Compositions (AREA)
  • Numerical Control (AREA)

Abstract

내용 없음.

Description

플래시 A/D변환기
제1도는 공지의 7비트 플래시 A/D변환기의 블록 선도.
제2도는 제1도의 A/D변환기에 대한 상세도.
제3도는 본 발명에 따른 제1도의 A/D변환기에 대한 변형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 플래시 A/D변환기 12 : 병렬 7비트 출력 신호
20 : 기준 전위원 22 : 래더
30 : 입력 신호원 40 : 스위치
52 : 커패시터 68 : 상보 트랜지스터
70,72 : 래치 80 : AND게이트
110,120,130 : 비교기 140 : 중간점 감지수단
142 : 출력단자 150 : 제1스위칭 수단
152 : 제1트랜지스터 스위치 154 : 제2트랜지스터 스위치
158 : 인버터
본 발명은 플래시 아날로그-디지탈(A/D)변환기로서, 특히 A/D변환기에 대한 작동 신호의 부하 감소용 장치에 관한 것이다.
플래시형 A/D변환기는 다수의 상승 기준 전위와 아날로그 입력 신호를 동시에 비교하여, 이들 둘 사이의 가장 가까운 매치를 결정하게 된다. 예로, 오버플로우 비트가 있는 7비트 A/D변환기는 동시 비교를 수행하기 위해 128(즉, 27) 비교기를 사용한다. RCA에서 생산한 IC, CA3300에서 예시된 형의 A/D변환기에 있어서, 각 비교기는 접속된 커패시터를 통하는 전술한 다수의 기준 전위와 아날로그 입력 신호 각각에 교번적으로 연결된다. 기준 전위에 접속된 비교기 모두의 출력은 출력 상태에서 나타나는 입력 신호 이하의 값을 갖는 기준 전위에 연결된 모든 비교기의 출력은 한 출력 상태를 나타내고 나머지 비교기는 이와 반대의 출력상태를 나타낸다.
비교기의 출력은 아날로그 입력 신호의 크기와 관련된 병렬식 7비트 2진 코드를 발생하는 논리 회로(이를테면, PLA)에 인가된다.
각 주기 동안 다양한 커패시터(이를테면, 결합 커패시터와, 스위칭 트랜지스터의 게이트 및 기생 커패시턴스)는 각각의 기준 전위 및 입력 신호 사이에서 충·방전된다 입력 신호가 기준 전위 레벨의 범위의 양단에 있을때, 최대 전류 드레인이 기주 전위 래더(ladder) 및 입력 신호원상에 발생된다. 반면에, 입력 신호가 기준 전위 레벨의 중간점에 있을때, 기준 래더 및 입력 신호원상의 전류 드레인은 여러개의 커패시터가 각 주기동안 반대 방향으로 똑같이 충전되려는 경향이 있으므로 최소화된다.
기준 래더와 입력 신호원상의 전류 드레인은 비선형성으로 나타나고 A/D변환기의 주기율을 감소시키거나 또는 고정 주기율동안 변환기의 정확성을 감소시키므로, 감소되는 것은 바람직하다.
당월 등에게 허여된 미합중국 특허 제 4,507,649호에는 상술된 심한 전류 드레인 문제에 대한 해결책이 공개되어 있다. 당월 등의 해결책에 있어서, 전계 효과 트랜지스터(즉, FET)는 다수의 결합 커패시터 각각과 입력 신호 버스 사이에 직렬로 접속된다. FET의 게이트 전극은 기준 래더를 다라 각 FET의 상대적 위치에 맞추어진 D.C. 전위에서 바이어스된다. FET는 입력 신호의 어떤 범위에 대해 각각의 부하 소자로서 여러가지 커패시터를 지닌 소스 플로워 모드로 동작하게 되어 있어서, 각 결합 커패시터가 각 FET의 직류 게이트 전위에서 FET의 임계 전위를 감한 전위를 초과하는 전위로 충전 혹은 방전될 수 없으며, 따라서 기준 래더상의 부하를 감소시킨다.
본 발명은 부하 감소에 대해 또다른 개념을 공개하고 있다. 본 발명에 따라, 입력 신호는 이 신호가 기준 전위 레벨의 중간점 이상인가 또는 이하인가의 여부를 결정하도록 시험된다. 입력 신호가 중간점 이상이면, 비교기의 하부 그룹(이를테면, 하부 25%)은 입력 신호 대신에 고정된 낮은 전압(이를테면, 0.25VREF)을 받아 들인다. 반면에, 입력신호가 중간점 이하이면, 비교기의 상부 그룹(이를테면, 상부 25%)은 입력 신호 대신에 고정된 높은 전압(이를테면, 0.75VREF)을 공급받는다.
제1도에서 병렬식 7비트 출력 신호(12)를 발생시킬 수 있는 대표적인 플래시 A/D변환기(10)가 도시되어 있다. A/D변환기(10)는 대개 딩월 등에게 허여된 전술한 미합중국 특허 제 4,507,649호에 발표된 형의 변화기이다. 7비트 출력 신호는 최대 허용 입력 신호(즉, VREF)를 128(또는 27)의 등가격 상승치로 분리한 신호와 대응한다. 이러한 처리는 소스(20)에서 선형 저항 래더(22) 양단에 공지된 전압 VREF를 인가하고, 저항(22)의 양단에 128의 등가격으로 전위를 태핑(tapping)함으로써 이루어진다. 각각의 128탭(tap)은 증가하는 기준 전압을 제공한다.
아날로그 입력 신호는 입력 신호원(30)에 접속된 입력 버스(32)상에 유용하게 된다. 다수의 스위치(40)는 각 주기동안 관련된 결합 커패시터(50)를 통해 비교기(60)에 입력 신호와 각각 기준 전압을 번갈아 인가한다. 입력 전압이하의 값을 갖는 기준 전압에 접속된 모든 비교기(60)의 출력은 한 출력 상태(이를테면, 논리 하이)를 나타내며, 나머지 비교기는 제2출력 상태(이를테면, 논리로우)를 표시한다.
비교기(60)는 규정된 간격에서 입력신호를 샘플하고 비교하도록 클럭된다. 샘플링 주기의 끝에서, 비교기(60)의 출력 상태는 각각의 래치(70)에 저장된다.
래치(70)의 출력은 각각 3-입력 AND게이트(80)에 인가된다. AND게이트(80) 각각은 매 주기동안 셋 한조의 연속 상승 비교기 상태를 검사한다. AND게이트(80)는 특정 AND게이트에 접속된 두개의 인접한 래치가 논리 하이 출력 상태를 나타내고 다음의 상승 래치가 논리 로우 출력 상태를 나타내는 조건에 대해서만 논리 하이 출력 신호를 발생한다. AND게이트로 구성된 이 장치는 비교기(60)의 출력 상태에서 전이점을 감지하고, 주어진 입력 신호에 대해 단일 논리 하이 출력 상태만을 발생한다.
AND게이트(80)의 출력은 프로그램 가능한 논리 어레이(혹은 PLA)(90)에 공급되며, 이 논리 에레이(90)는 일반적으로 논리 하이 출력 상태를 나타내는 특정 AND게이트에 대응하는 병렬 7비트 출력 신호(12)를 발생한다.
제2도는 제1도의 A/D변환기(10)를 아주 상세히 도시한다. 한쌍의 상보 트랜지스처 스위치(42),(44)는 기준 전위 및 입력 전위가 각 주기동안 결합 커패시터(52)를 통해 비교기(62)에 번갈아 접속되도록 한다.
비교기(62)는 P형 및 N형 전계 효과 트랜지스터(FET)(64),(66)를 구비한 자기 바이어스식 CMDS 인버터의 형태로 취하고 있다. 상기 FET(64),(66)는 각각 양 전위원(VDD)과 접지 전위 사이에 직렬로 함께 접속된 전도 통로를 구비한다. FET(64),(66)의 게이트 전극은 공통 입력 단자를 제공하도록 함께 접속된다. (FET)(64),(66)의 출력 신호는 각각의 전도통로의 공통 접합에서 파생된다. P형 및 N형 MOS 소자를 구비하는 상보 트랜지스터(68)는 한쌍의 상보 제어 신호
Figure kpo00001
및 ø에 응답하여, 인버터 출력 단자를 인버터 입력 단자에 선택적으로 접속한다. 이로써, 스위치 혹은 중간점에서 인버터(62)를 결합 커패시터(52)상에 저장된 바이어스 전위로 바이어스 한다.
평형 주기동안 인버터 출력 전위는 결합 커패시터(52)의 플레이트중 하나로 궤환된다. 제어 신호
Figure kpo00002
및 ø에 응답하는 제2상보 스위치(42)는 기중 전위를 결합 커패시터(52)의 다른 플레이트에 접속한다. 이때 스위치(42),(68)가 턴 오프하여, 인버터(62)를 동작 전위(즉, VDD/2)에서 바이어스된 상태로 남기고, 또한 결합 커패시터(52)를 기준 저위와 인버터 동작 전위 사이의 차 레벨로 충전된 상태로 남긴다. 스위치(42),(68)가 개방된 후, 제3상보 트랜지스터 스위치(44)는 제2상보 제어 신호쌍
Figure kpo00003
및 ø에 응답하여, 입력 전압을 결합 커패시터(52)에 개방되도록 한다. 입력 전압과 전위 전압 사이의 차 전압은 커패시터(52)를 통하여 인버터(62)에 접속된다. 인버터(62)에 인가된 기준 전압이 입력 전압 아히이면, 인버터는 논리 하이 출력 상태를 나타내고, 그 역도 마찬가지이다. 인버터(62)의 출력은 제어 신호
Figure kpo00004
가 논리 로우로 될때 래치(72)에 저장된다.
각 샘플링 간격동안, 여러 커패시터(즉, 결합 커패시터와 스위칭 트랜지스터의 기생 커패시턴스 및 게이트)는 각각 기준 전압과 입력 전압 사이에서 교번적으로 충전 및 방전된다. 하나의 샘플링 간격동안 커패시터에 인가된 기준 전위(즉 VREF)의 범위의 논리 하이 끝에 있다면 다음 샘플링 간격동안, 사실상 모든 커패시터는 입력 전압 이하의 기준 전위로 방전되며 최대기준 전위 VREF근방의 입력 전압으로 재충전된다. 이로써, 기준 전위원(20) 및 입력 신호원(30)상에 심한 전류 드레인이 발생된다. 전류 드레인의 대부분은 입력 전위를 매칭(matching)하는 탭에서 가장 먼 래더(22)상의 기준 전위 탭에서 소모형태로 발생된다.
반면에, 입력 전위를 매칭하는 기준 전위를 갖는 탭 가까이 있는 기준 전위 탭에서는 아주 작은 전류 드레인 현상이 나타난다. 이와 유사한 이유로, 입력 전압이 접지 전위 근처에 있을때, 심한 전류 드레인이 발생한다. 반면에, 입력전압이 기준 전위 레벨의 중간 근처에 있을때, 단지 적당한 전류 드레인이 기준 전위 래더(22) 및 입력 신호원(30)상에 부과된다.
본 발명에 따라, A/D변환기(10)는 입력 전위를 매칭하는 기준 탭으로부터 잘 제거되는 비교기(60)에 입력 신호를 인가하지 않음으로써, 기준 래더(22) 및 입력 신호원(30)상의 전류 드레인을 사실상 감소시키기 위해 제3도에서 도시된 바와 같이 변경된다. 비교기(60)는 이들 비교기가 연결되는 기준전위의 범위와 관련하여 3그룹으로 분류된다. 특정 실시예에서, 상위, 중간 및 하위 그룹의 비교기(110),(120),(130)는 각각 기준 전위 탭의 상위 25%, 중간 50% 및 하위 25%에 접속된다, 입력 신호는 아히 설명된 방식으로 상위 및 하위 그룹의 비교기(110),(130)에서 선택적으로 이용할 수 있게 된다. 이와 대조적으로, 입력 신호는 계속하여 중간 그룹의 비교기(120)에서 유용하게 만들어진다. 특별한 실시예에서 본 명세서에서 기술된 세 그룹의 비교기의 선택은 임의로 기술되었다는 것을 알아야한다.
본 발명에 따른 변형(100)은 입력 신호를 검사하고, 기준전위의 중간점 이상 혹은 이하인 입력신호에 따라 제어 신호를 발생하는 수단(140)을 포함한다. 중간점 감지 수단(140)은 입력 신호가 VREF/2보다 클때 논리 로우 제어 전위를 발생하고, 입력 신호가 VREF/2보다 적을때 논리 하이 제어 전위를 발생하는 임계치 검출기이다. 중간점 감지 수단(140)의 출력 단자(142)상의 제어 신호는 상위 및 하위 그룹의 비교기(110),(130)에 입력 전위 혹은 적당한 고정 전위(이를테면, 0.75VREF및 0.25VREF)를 선택적으로 인가하기 위해 제1 및 2스위치 수단(150),(160)에 인가된다.
제1스위치 수단(150)은 제1 및 2트랜지스터 스위치(152),(154)(이를테면, FET'S)를 구비한다. 제1트랜지스터 스위치(152)는 비교적 높은 고정 전압(이를테면, 0.75VREF)과 상위 그룹의 비교기(110)의 신호 입력 단자 사이에 직렬로 접속된 전도 통로를 구비한다. 단자(142) 상의 제어 신호는 제1트랜지스터 스위치(152)의 제2트랜지스터 스위치(154)는 상위 그룹의 비교기(110)의 입력 단자(156)와 입력 신호원(30) 사이에 직렬로 접속된 전도 통로를 구비한다. 단자(142)상의 제어 신호는 인버터(158)를 통해 제2트랜지스터 스위치(154)의 제어 전극에 인가된다. 트랜지스터 스위치(152),(154)는 상보성으로 동작하도록 장치되어 있다. 입력 신호가 중가점 기준 전위 이상일때, 단자(142)상의 제어 신호는 트랜지스터 스위치(154)를 개방하고 제2트랜지스터(154)를 단락하여, 입력 신호원(30)으로부터의 입력 신호를 상위 그룹의 비교기 입력 단자(156)에 결합되도록 작용한다. 한편으로, 입력 신호가 중간점 기준 전위 이하일때, 제1트랜지스터 스위치(152)는 상위 그룹의 비교기(110) 입력 단자(156)에 비교적 높은 고정 전압(0.75VREF)을 적속시키며 제2트랜지스터 스위치(154)는 입력 신호원(30)으로부터의 입력 신호가 상기 상부 그룹에 인가되는 것을 막는다. 바꾸어 말하면, 본 장치는 사위 비교기(110)와 관련된 모든 커패시터(즉, 결합 커패시터, 게이트 및 기생성 용량)가 입력 신호가 중간점 기준 전위 이하일때 비교적 나은 입력 신호 레벨로 방전되는 것을 배제하며, 그것에 의해 기준 래더(22) 및 입력 신호원(30)상의 불필요한 심한 전류 드레인이 없어진다.
마찬가지로, 제2스위칭 수단(160)은 입력 신호가 중간점 기준 전위 이하일때 하위 그룹 비교기(130)의 입력 단자(166)에 입력 신호원(30)을 선택적으로 결합하는 역할을 하는 제3 및 4트랜지스터 스위치(162), (164) (즉, FET'S)로 구성된다. 입력 신호가 중간점 기준전위이상일때, 제3트랜지스터 스위치(162)는 하위 그룹 비교기(130)의 입력 단자(166)에 비교적 낮은 고정 전압(0.25VREF)이 인가되도록 턴온되며, 제4트랜지스터 스위치(164)는 하위 그룹으로부터 입력 신호원(30)을 분리시키도록 꺼진다. 그리하여 제2스위칭 수단(160)은 하위그룹의 비교기(30)와 관련된 모든 커패시터(즉, 결합 커패시터, 게이트 및 기생성 용량)가 입력 신호가 중간점 기준 전위 이상일때 비교적 높은 입력신호 레벨로 충전되는 것을 막으며, 이로써 다시 기준 래더(22) 및 입력 신호원(30)상의 전류 드레인은 줄어든다.
그리하여, 본 발명에 따라, 입력 신호는 계속 조정되고, 입력 신호가 중간점 기주 전위 이상인가 이하인가의 여부에 따라, 입력 신호 대신에, 고정 전위가 입력전류를 심하게 소모하는 가장 먼 비교기에 인가된다. 본 발명은 통상 입력 전류 드레인을 약 25 내지 30% 범위까지 줄일 수 있다. 입력 전압이 충분히 빠르게 조전되는 한, A/D변환처리의 정밀도 희생 없이 실제로 기준 래더상의 전류 드레인을 줄인다.
본 명세서에 기술된 상기 특정의 실시예에서 비교기가 세 그룹으로 나누어졌지만, 비교기는 둘 혹은 그 이상의 그룹으로 나누어질 수 있다는 것을 신호원상의 전류 드레인은 입력 신호를 매칭하는 기준 전위를 지닌 탭으로부터 양호하게 제거되는 비교기의 입력 신호를 불능상태로 만듬으로써 줄어들 수 있다.

Claims (6)

  1. 제1입력 신호원과, 중간점을 지닌 다수의 증가식 상승 기준 전압의 제2전압원에 응답하고, 각각 상기 입력 신호와 상기 기준 전압의 각 하나에 교번적으로 결합되도록 배열된 제1 및 2비교기 그룹을 더 구비하되, 상기 제1 및 2비교기 그룹이 상기 기준 전압의 중가점 이상의 적어도 한 부분과 상기 중간점 이하의 한 부분에 각각 결합되는 상황에 있는, 상기 입력 신호원 및 기준 전압원상의 부하 제한을 위한 플래서 A/D변환기에 있어서, 상기 입력 신호(30)가 상기 다수의 기준 전압의 중간점 이상 혹은 이하인지를 결정하는 감지 수단(140)과, 상기 입력 신호를 상기 제1 비교기 그룹(110) 및 상기 제2 비교기 그룹중 하나에 선택적으로 인가하고 적절한 고정 전압을 상기 제1 비교기 그룹 및 상기 제2 비교기 그룹중 다른 하나에 선택적으로 인가하기 위하여 상기 중간점 감지 수단에 결합된 스위칭 수단(150,160)을 특징으로 하는 플래시 A/D변환기.
  2. 제1항에 있어서, 제1 및 2비교기 그룹 사이에 배치된 중간 비교기 그룹에 상기 입력 신호를 인가하기 위한 수단을 구비하되, 상기 제1,2 그리고 중간 비교기 그룹이 각각 기준 전압에 대해 비교적 고역, 저역, 및 중간 영역에서 작동하는 상황에 있는 것을 특징으로 하는 플래시 A/D변환기.
  3. 제1항 또는 2항에 있어서, 상기 중간점 감지 수단이 임계 검축기인 것을 특징으로 하는 플래시 A/D변환기.
  4. 제1항 또는 2항에 있어서, 상기 스위칭 수단은, 상기 입력 신호가 각각 상기 중간점 기준 전압 이상 혹은 이하인가에 따라 기준 전압의 상기 비교적 고역에서 동작하는 상기 제1비교기 그룹에 상기 입력 신호 혹은 제1예정 전압중 어느 하나를 접속하기 위하여 상기 중간점 감지 수단의 출력에 응답하는 제1게이팅 수단과, 상기 입력 신호가 각각 상기 중간점 기준 전압 이하 혹은 이상인가에 따라 기준 전압의 비교적 저역에서 동작하는 상기 제2비교기 그룹에 상기 입력 신호 혹을 제2설정 전압 둘중 어느 하나를 접속하기 위하여 상기 중간점 감지 수단의 출력에 응답하는 제2게이팅 수단을 구비하는 것을 특징으로 하는 플래스 A/D변환기.
  5. 제4항에 있어서, 제1 및 2게이팅 수단이 각각, (a) 상기 제1 및 2비교기 그룹의 각각 하나와, (b) 상기 입력 신호원과 상기 제1 및 2설정 전압원중 적절한 한 전압원 사이에 직렬 접속된 상보 트랜지스터 스위치의 쌍을 구비하며, 상기 상보 트랜지스터 스위치는 또 상기 중간점 감지 수단의 출력에 접속된 각각의 제어 전극을 구비하는 것을 특징으로 하는 플래시 A/D변환기.
  6. 제5항에 있어서, 상기 제1,2 및 중간 비교기 그룹은 각각 상기 다수의 상기 기준 전압의 상위 25%, 하위 25% 및 중간 50%에 접속되며, 상기 제1 및 2설정 전압은 각각 상기 다수의 상승, 기준 전압을 따라 75% 및 25%점에 있는 것을 특징으로 하는 플래시 A/D변환기.
KR1019860005186A 1985-06-28 1986-06-27 플래시 a/d변환기 KR930007720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/749,858 US4602241A (en) 1985-06-28 1985-06-28 Input current saving apparatus for flash A/D converter
US749,858 1985-06-28

Publications (2)

Publication Number Publication Date
KR870000806A KR870000806A (ko) 1987-02-20
KR930007720B1 true KR930007720B1 (ko) 1993-08-18

Family

ID=25015512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005186A KR930007720B1 (ko) 1985-06-28 1986-06-27 플래시 a/d변환기

Country Status (12)

Country Link
US (1) US4602241A (ko)
EP (1) EP0208437B1 (ko)
JP (1) JPS626537A (ko)
KR (1) KR930007720B1 (ko)
AT (1) ATE59747T1 (ko)
AU (1) AU578369B2 (ko)
CA (1) CA1245364A (ko)
DD (1) DD248010A5 (ko)
DE (1) DE3676365D1 (ko)
DK (1) DK308186A (ko)
ES (1) ES8800540A1 (ko)
FI (1) FI862638A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945740B1 (ko) * 2007-10-04 2010-03-08 고려대학교 산학협력단 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924225A (en) * 1988-01-28 1990-05-08 Harris Semiconductor Patents, Inc. Analog to digital converter with integral linearity error compensation and method of operation
US4870417A (en) * 1988-02-12 1989-09-26 North American Philips Corporation, Signetics Division Error correction circuit suitable for thermometer or circular code
IT1235679B (it) * 1989-01-25 1992-09-21 Sgs Thomson Microelectronics Dispositivo programmabile integrato di tipo misto, logico ed analogico.
US4918449A (en) * 1989-02-13 1990-04-17 National Semiconductor Corporation Multistep flash analog to digital converter with voltage estimator
DE4005037A1 (de) * 1990-02-16 1991-08-22 Siemens Nixdorf Inf Syst Verfahren zum umsetzen einer analogen spannung in einen digitalwert
US5202687A (en) * 1991-06-12 1993-04-13 Intellectual Property Development Associates Of Connecticut Analog to digital converter
US5404143A (en) * 1991-06-12 1995-04-04 Intellectual Property Development Associates Of Connecticut, Inc. Network swappers and circuits constructed from same
US5231399A (en) * 1991-09-27 1993-07-27 Trw Inc. Differential quantizer reference resistor ladder for use with an analog-to-digital converter
ES2099197T3 (es) * 1992-06-03 1997-05-16 Alcatel Bell Nv Convertidor de analogico a digital.
KR0138029B1 (ko) * 1993-06-07 1998-05-15 가나이 쯔또무 Ad 컨버터 및 그것을 사용한 자기기록재생장치(ad converter and magnetic recording/regenerating apparatus using thereof
US6002356A (en) * 1997-10-17 1999-12-14 Microchip Technology Incorporated Power saving flash A/D converter
US6081219A (en) * 1998-05-05 2000-06-27 Lucent Technology, Inc. Power saving arrangement for a flash A/D converter
US6703960B2 (en) * 2002-06-20 2004-03-09 Agilent Technologies, Inc. Analog-to-digital converter
US20060114140A1 (en) * 2004-11-29 2006-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Two step flash analog to digital converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417233A (en) * 1979-02-28 1983-11-22 Matsushita Electric Industrial Co., Ltd. Fully parallel threshold type analog-to-digital converter
JPS5947893B2 (ja) * 1979-02-28 1984-11-22 松下電器産業株式会社 並列型アナログ・ディジタル変換器
GB2082410B (en) * 1980-08-23 1984-08-30 Plessey Co Ltd Analogue-to-digital converter
DE3069190D1 (de) * 1980-12-11 1984-10-18 Itt Ind Gmbh Deutsche Mos-parallel a/d converter
US4449118A (en) * 1981-11-30 1984-05-15 Rca Corporation Switching circuitry as for a flash A/D converter
US4507649A (en) * 1982-05-24 1985-03-26 Rca Corporation Flash A/D converter having reduced input loading
JPS6072324A (ja) * 1983-09-29 1985-04-24 Toshiba Corp アナログデイジタル変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945740B1 (ko) * 2007-10-04 2010-03-08 고려대학교 산학협력단 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법

Also Published As

Publication number Publication date
ATE59747T1 (de) 1991-01-15
DK308186D0 (da) 1986-06-27
EP0208437A3 (en) 1988-09-28
FI862638A (fi) 1986-12-29
FI862638A0 (fi) 1986-06-19
EP0208437B1 (en) 1991-01-02
US4602241A (en) 1986-07-22
CA1245364A (en) 1988-11-22
EP0208437A2 (en) 1987-01-14
AU5928386A (en) 1987-01-08
ES556339A0 (es) 1987-10-16
DD248010A5 (de) 1987-07-22
AU578369B2 (en) 1988-10-20
ES8800540A1 (es) 1987-10-16
DK308186A (da) 1986-12-29
KR870000806A (ko) 1987-02-20
JPS626537A (ja) 1987-01-13
DE3676365D1 (de) 1991-02-07

Similar Documents

Publication Publication Date Title
KR930007720B1 (ko) 플래시 a/d변환기
KR920000839B1 (ko) 플래쉬 아날로그-디지탈 변환기
KR900000997B1 (ko) 아날로그 대 디지탈 변환용 인터메쉬형 저항 회로망
EP0101571B1 (en) Differential voltage amplifier
US6509860B2 (en) Analog switch circuit
US4348658A (en) Analog-to-digital converter using half range technique
JP2952786B2 (ja) Ａｄ変換器
EP0076733A2 (en) CMOS circuitry for dynamic translation of input signals at TTL Levels into corresponding output signals at CMOS Levels
US4045686A (en) Voltage comparator circuit
US7737774B2 (en) Electronic circuit with compensation of intrinsic offset of differential pairs
US4717845A (en) TTL compatible CMOS input circuit
US6693479B1 (en) Boost structures for switched-capacitor systems
US4633101A (en) Semiconductor sample and hold switching circuit
US3577194A (en) Analog to digital conversion circuit
US20020144199A1 (en) Integration type input circuit and method of testing it
US4368457A (en) Analog-to-digital converter
US5153454A (en) Chopper type comparator
US4821036A (en) Method of and apparatus for producing a digital indication of the time-integral of an electric current
US4083045A (en) Mos analog to digital converter
KR910002309B1 (ko) 전하전송장치
US6429695B1 (en) Differential comparison circuit
SU845284A1 (ru) Транзисторный ключ
SU842753A1 (ru) Устройство автоматического смещени пОдлОжКи
SU1661838A1 (ru) Аналоговое запоминающее устройство
JPH09321627A (ja) 比較器及びａ／ｄコンバータ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee