KR910001338B1 - 자기디스크의 서보 동기방법 및 장치 - Google Patents

Abstract

내용 없음.

Description

자기디스크의 서보 동기방법 및 장치

제1도는 본 발명의 섹터화된 자기디스크의 개략도.

제2a도는 제1도에서 보여준 자기디스크의 일부 기록도.

제2b도는 제1도에서 보여준 자기디스크의 일부 확대도.

제2c도는 제1도에서 보여준 자기디스크의 일부 기록위치로부터 발생된 타이밍 펄스의 파형도.

제3도는 본 발명의 데이터 디스크 드라이브 시스템의 블럭다이어그램.

제4도는 제3도에서 보여준 시스템의 서보 디코우더의 블럭다이어그램.

제5도는-제14도는 제4도의 서보 디코우더의 부분회로도.

(발명 분야)

본 발명은 일반적으로 데이타디스크 구동시스템 특히 데이타 디스크의 서보타이밍 동기방법에 관한 것이다.

(종래 기술에 대한 설명)

전자 계산기 기술에 있어서, 회전하는 디스크의 표면에 2진수 형식을 기억시키는 것이 일반적이고 그 디스크의 표면은 산화철과 같은 자성체물질을 코팅되어지며, 디스크는 축음기판과 같이 회전함으로서 작동되고, 2진수 데이터는 쓰기/읽기 트랜스듀서헤드라고 부르는 가동자기 트랜스듀서장치에 의해 디스크의 표면에 부호화되거나 독출된다. 2진수정보는 디스크 표면에 있는 트랙이라고 부르는 콘센트릭팅에 부호화되고, 읽기/쓰기하는 헤드가 정보를 판독하거나 독출하기 위해 특정트랙을 선택하기 위하여 디스크 표면을 방사상으로 이동할 수 있다. 데이터 디스크는 견고한 것이거나 신축성 있는 것일 수 있으며, 이 견고한 디스크는 전형적으로 디스크의 반경 1인치당 약 500개 트랙의 데이터밀도를 가지고, 신축성 디스크는 전형적으로 1인치당 48 혹은 96개 트랙의 데이터밀도를 가진다. 고밀도 때문에, 헤드가 디스크 표면의 특정요망 트랙에 정확히 접근할 수 있기 위한 정확한 위치선정이 필요하다. 정확한 위치선정을 얻기 위하여, 디스크 드라이브는 전형적으로 디스크 드라이브에 읽기/쓰기 헤드의 위치에 정보를 제공하는 그라스 스케일을 가지고 있다. 견고한 디스크 시스템은 가끔 위치정보를 얻기 위하여 다른 방법을 사용한다. 이 견고한 디스크는 매회전마다 한번씩 판독되는 서보섹터를 가지고 있다.

서보섹터트랙은 트랜스듀서헤드가 트랙상에 머무는 것을 돕는 위치 데이터를 포함한다. 서보트랙은 데이터트랙으로부터 방사상으로 오프-셋트된다. 그래서 트랜스듀서헤드가 데이터트랙에 위치할 때 서보 트랙들 사이를 이동한다.

연속적인 서보트랙은 "A"버스트와 "B"버스트 소유를 교대로 한다. 트랜스듀서헤드는 양편 서보트랙으로부터의 "A"와 "B"버스트를 판독한다. "A"와 "B"버스트의 강도가 측정되고 헤드는 서보트랙들 사이 중간과 직접 데이터트랙상을 통과하도록 조정된다. 헤드가 서보버스트를 판독하기 위하여, 디스크 드라이브 시스템은 그것들을 찾는 시점을 정해야 한다.

이것을 위하여, 견고한 디스크는 각 서보트랙의 개시위치에 동기부호를 삽입한다.

헤드가 동기부호를 판독할 때 디스크 드라이브시스템은 서보버스트를 찾기 위한 타이밍 펄스윈도우를 발생한다.

트랜스듀서헤드는 동시에 양편에 있는 두개의 서보트랙을 판독한다. 연속서보트랙상에 동기부호를 포함하는 자기펄스는 완전하게 정열되지 않으면 안된다. 그렇지 않으면 그것들은 서로 상쇄될 것이고 디스크드라이브시스템은 그것들을 서보섹터의 시작을 표시하는 동기부호로서 인지할 수 없을 것이다.

견고한 디스크 시스템에서 동기부호의 조정은 문제가 되지 않는다. 견고한 디스크는 전형적으로 디스크의 한 표면에 위치하는 클럭(CLOCK)정보를 가지고 있다. 클럭 정보는 서보트랙이 디스크의 다른쪽 표면에서 기록되고 있는 동안, 디스크의 한쪽 표면에서 판독된다. 디스크를 부호화하는 동안 동기부호의 정확한 조정이 그래서 가능하다.

그러므로 신축성 디스크 시스템은 서보섹터를 위치선정을 위해 사용하지 않아 왔다. 이 신축성 디스크는 동기부호를 부호화하는데 문제를 가지고 있다. 그 이유는 디스크의 한쪽 표면은 다른쪽 표면이 부호화되고 있는 같은 시간에 판독될 수 없기 때문이다.

신축성디스크의 얇은 표면은 양쪽 표면상의 헤드 사이에 크로스토크가 일어나도록 한다. 신축성디스크는 부호화 과정동안 클럭정보를 제공하기 위하여 스핀들 샤프트 끝에 광학적 엔코더를 사용할 수 있다.

그러나 디스크는 신축성 때문에 동기부호의 완전한 조정상태에서 효율적으로 부호화될 수 없다.

(발명의 개요)

본 발명의 목적은 신축성 디스크에 서보동기방법을 제공하는 것이다. 또다른 목적은 동기부호가 완전히 조정될 필요가 없는 신축성 자기디스크를 제공하는 것이다. 본 발명의 실시예를 간단히 말하면 동기와 교대동기부호를 교대로 가지는 연속 서보트랙을 가진 데이터 디스크를 제공하는 것이다. 4개의 자기펄스는 동기부호를 의미하고, 2개의 자기펄스는 교대동기부호를 의미한다.

교대동기부호는 일정한 거리에서 동기부호로부터 오프-셋트된다.

그래서 서보트랙사이에 위치될 트랜스듀서헤드가 그것들을 판독할 때 서로 방해되지 않는다.

디스크 드라이브시스템은 동기부호나 제2동기부호를 판독하고 식별하여 적절한 타이밍 펄스를 생산하기 시작한다.

본 발명의 이점은 그것이 신축성 디스크에 서보동기방법을 제공한다는 점이다. 또한 디스크상에 동기부호가 완전하게 정열할 필요가 없는 신축성 자기디스크를 제공한다는 이점이 있다.

본 발명의 목적들과 또 다른 목적들 그리고 효과들을 첨부된 도면과 실시예에 의하여 명백히 밝혀질 것이다.

(실시예의 상세한 설명)

제1도는 본 발명의 신축성자기디스크를 보여주고 부호(10)번에 명시되어 있다. 디스크(10)은 데이터섹터(14)와 데이터섹터(16)와의 사이에 위치한 서보섹터(12)를 가진 서보섹터로 분할된다.

디스크(10)의 한부분은 부호(18)번에 명시되어 있다.

부호(18)은 서보섹터(12)와 데이터섹터(14), (16)을 오버랩한다.

제2a도는 디스크(10)의 부호(18)에 있는 섹터(12), (14), (16)의 기억상태를 보여준다. 디스크부분(18)상의 레코딩은 복수서보트랙(20), (22), (24), (26), (28), (30)과 복수서보트랙(32), (34), (36), (38), (40), (42)로 분할된다. 서보트랙(20)-(30)은 데이터트랙(32)-(42)로부터 방사상으로 오프-셋트된다.

그래서 각 데이터트랙은 2개 서보트랙 사이 중간에 위치한다.

디스크(10)은 파형으로 표현되는 자기펄스 형식으로 정보가 부호화된다. 그 예시로서, 제2b도는 데이터섹터(14)펄스의 자기화된 부분(50)이다. 각각의 자기펄스는 시간 "T"의 폭을 가지고 있다.

시간 "T"는 디스크가 600RPM으로 회전할 때 트랜스듀서가 886 나노초(NANO SECONDS)로 디스크를 지나가는 거리와 대응하는 거리이다. 데이터 섹터(14)와 서보섹터(12)를 오버랩(OVER LAP)시키는 스피드 버퍼섹터(52)의 기록은 부분(18)에 있다.

스피드버퍼섹터(52) 기록은 "제로"를 표현하는 수많은 펄스를 함유한다.

스피드버퍼섹터(52)는 데이터섹터(14)의 끝에 위치된다.

그래서 데이터섹터(14)가 기록되고 있을 때, 기록된 데이터의 끝은 스피드버퍼섹터(52)로 오버랩될 것이다.

디스크(10)의 회전속도의 미세한 변화때문에 데이터기록은 항상 데이터섹터(14)의 끝에서 정확하게 끝나지 못할 것이다.

스피드버퍼섹터(52)는 서보갭으로 혼동될 수 있는 데이터섹터(14)에서 어떤 갭도 없을 것을 보장한다.

서보섹터(12)는 스피드버퍼섹터(52)에서 시작한다.

서보섹터(12)는 스피드버퍼섹터(52)에 연속되는 서보갭(54)를 가지고 있다. 서보갭(54)는 어떤 자기 펄스도 함유하지 않는다.

그래서 트랜스듀서헤드가 갭을 독출할 때, 디스크 드라이브시스템은 갭을 탐지하고 그래서 서보섹터(12)에 도달해 있고 동기와 교대동기부호를 찾어야 한다는 것을 인식한다.

동기부(56)은 서보갭(54)에 연속된다. 동기부(56)은 동기부호(58)을 가질 수도 있고 안가질 수도 있다. 연속서보트랙은 동기부호(58)을 가지고 있는 것과 가지고 있지 않은 것을 교대로 한다.

도시한 바와 같이, 서보트랙(20), (24), (28)은 동기부호(58)을 가지고, 서보트랙(22), (26), (30)은 가지지 않는다.

동기부호(58)은 모든 동기부호의 전형이고 4개의 자기 펄스를 함유한다. 교대동기부(70)은 동기부(56)에 연속된다. 만일 서보트랙이 동기부(56)에 동기부호(58)을 가지지 않으면 그 다음 교대동기부(70)에 있는 교대동기부호(72)를 가진 것이다. 서보트랙(22), (26), (30)은 교대동기부호(72)를 가진 것으로 되어 있다.

교대동기부호(72)는 2개의 자기펄스로 이루어진 전형적인 교대동기부호이다. 트랜스듀서헤드는 작동중에 트랙(32)와 같은 예로서 서보트랙(20)과 (22)같은 2개의 서보트랙사이에 데이터트랙을 따라 위치한다. 서보갭(54)는 헤드에 의해 판독된다. 서보갭(54)는 대개 시간 "T"의 14배 길이이다. 그러나 서보갭(54)는 디스크의 한 서보섹터상에서 시간 "T"의 37배 길이이다.

이보다 긴 서보갭(54)는 데이터기록을 위한 인덱스 섹터나 시작점을 식별한다. 헤드가 서보갭(54)를 탐지한 후 디스크 드라이브시스템은 동기부호나 교대동기부호 둘중 하나를 찾는다.

만약 그것이 4펄스를 판독하면 그 다음 그것이 동기부호(58)을 판독했다는 것을 인식하고 이점을 기준으로 사용하면서 타이밍 윈도우가 발생될 수 있다. 만일 2개의 펄스가 탐지되면 그다음 디스크 드라이브 시스템은 교대동기부호(72)가 탐지되었다는 것을 인식하고 동기부호(58)과 교대동기부호(72) 사이의 거리를 계산하는 시점으로부터 타이밍 윈도우를 발생시킨다.

만일 헤드가 데이터 트랙에서 멀리 떨어지면(예 : 트랙(32)) 그 다음 단하나의 서보섹터 트랙이 판독될 것이다.

그러나 타이밍 윈도우는 동기부호(58)이나 교대동기부호(72) 둘중에 하나만을 근거로 하여 발생할 것이다.

종래 기술은 연속서보트랙상의 동기부호를 사용했기 때문에 만약 동기부호가 완전히 정열되지 않으면 트랜스듀서헤드가 2개의 서보트랙 사이를 통과하면서 그것들을 판독할 때 서로 방해하고 지워버릴 것이다.

본 발명은 교대 서보트랙상에 동기부호(58)을 시용하므로서 이 문제를 해결하고 교대 트랙상에 명확하게 구별되는 교대 동기부호(72)를 더한 것이다. 동기와 교대동기부호는 오프-셋트되어서 헤드가 그것들을 판독할 때 서로 방해하는 일이 결코 없을 것임과 동시에 만일 헤드가 멀리 데이터트랙에서 떨어지고 단한쪽의 서보트랙만 판독할 수 있을 때에도 디스크 드라이브 시스템은 그래도 그것의 위치를 식별하고 적절한 타이밍 신호를 발생시킬 수 있을 것이다.

데이터디스크 드라이브 시스템에 의해 산출된 타이밍 신호는 그 시스템이 서보섹터(12)의 잔류부분에 함유된 정보를 찾는 시점을 알도록 한다. 코드비트부(78)은 교대동기부(70)에 연속된다.

그 코드비트부(78)은 서브섹션(80)과 (82)분할된다.

코드비트부호(84)는 모든 코드비트 부호의 전형적인 2개의 자기 펄스로 이루어진다. 코드비트부호(84)는 서브섹션(80)의 최초의 위치에서 보여준다. 코드비트부호는 서브섹션(80)이나 두번째 서브섹션(82)의 2지점 중의 1지점에 위치되어진다.

제2a도에서 보여주듯이 코드비트부호(84)의 위치는 각 연속서보트랙의 1지점으로 시프트된다. 그래서 서보트랙(22)는 서브섹션(80)의 2번째 지점에 코드비트부호(86)을 가지고 서보트랙(24)는 서브섹션(82)의 첫번째 지점에 코드비트부호(88)을 가지며 그리고 서보트랙(26)은 서브섹션(82)의 2번째 지점에 코드비트부호(90)을 가진다.

디스크드라이브시스템은 작동중에 코드비트부호(78)의 섹션(80)과 (82)를 설정하기 위하여 동기부(56)과 교대동기부(70)으로부터 발생된 타이밍 윈도우를 사용하다.

헤드는 2개의 서보트랙사이를 독출하고, 그래서 2개 코드비트부호는 1개가 코드비트부(78)를 통과하는 동안 판독된다.

만일 코드비트부호 2개 모두가 서브섹션(80) 혹은 (82)중 1개에서 탐지된다면 디스크 시스템은 데이터트랙이 짝수 트랙이라는 것을 안다. 만일 1개 코드비트부호가 서브섹션(80)에서 탐지되고, 1개 코드비트부호가 서브섹션(82)에서 탐지된다면, 그 시스템은 데이터 트랙이 홀수트랙이라는 것을 안다. "A"서보버스트부(100)은코드비트부(78)에 연속된다. 서보 버스트갭(102)는 "A"서보버스트부(100)에연속된다."B"서보버스트부(104)는 서보버스트갭(102)에 연속된다. 버스트 트랜지션갭(106)은 최후의 "B"서보버스트에 연속된다. 연속서보트랙은 섹션(100)의 "A"버스트의 소유와 섹션(104)의 "B"버스트 소유를 번갈아 한다.

서보버스트는 다수의 자기 펄스로 이루어진다. 동기부(56)와 교대동기부(70)으로부터 발생된 타이밍 윈도우는 작동중 섹션(100)과 (104)를 위한 타이밍 윈도우를 셋트-엎 하기 위하여 사용된다.

헤드는 두 서보트랙사이를 통과하며 한 서보트랙에서 "A"버스트를, 다른 서보트랙에서 "B"버스트를 판독한다. 디스크드라이브시스템은 각 버스트의 강도를 측정한다.

만일 "A"버스트가 "B"버스트보다 더 크게 측정되면 시스템은 헤드크로우저를 "B"버스트 서보 트랙 근처로 이동시킨다.

만일 "B"버스트가 "A"버스트보다 크면 시스템은 헤드크로우저를 "A"버스트 서보트랙 근처로 이동시킨다.

그러므로 시스템은 헤드를 서보트랙들 사이의 데이터트랙 중간에 유지시킨다. 헤드가 서보비스트를 판독한 후, 트랜지션갭(106)을 통과하고 이때, 읽기에서 쓰기 모드로 전환될 수 있다.

헤드는 그 다음 데이터섹터(16)의 데이터트랙 기록을 시작할 준비가 된다. 제3도는 데이터디스크 드라이브 시스템의 블럭다이어그램을 보여주고, 부호(200)번으로 명시한다.

신축성 자기디스크(202)는 모터(204)에 의해 회전된다.

자기헤드(206)은 리니어모터(210)에 의해 작동되는 캐리지(208)에 부착되어 있다. 디스크(202)가 회전함에 따라 헤드(206)은 디스크(202)상의 정보를 판독한다.

헤드(206)으로부터의 출력 신호는 증폭기(212), 휠터(214), 자동이득제어회로(216)을 통과한다.

그 신호는 그 다음 읽기/쓰기 채널(2l8)로 보내진다.

쓰기/읽기 채널(218)은 데이터섹터(16)으로부터 판독된 신호를 차례로 콘트롤러(220)에 보내지는 클럭(CLOCK)신호와 데이터신호로 분리한다. 콘트롤러(220)은 중앙처리장치(CPU) (222)에 연결된다. 자동이득제어회로(216)으로부터의 신호도 역시 헤드 절환제어회로(224)로 보내진다.

헤드절환제어회로(224)는 디지타이저(226)으로가는 신호의 통과를 제어한다. 콘트롤러(220)은 디지타이저(226)에 차례로 연결되는 헤드절환제어회로(224)에 접속되어 제어하면 그 디지타이저(226)은 신호를 디지털화하여 복조피크검파 샘플 및 홀드회로(230)와 콘트롤러(220)에 연결되는 서보디코더(228)에 보낸다.

서보디코우더(280)은 서보갭(54), 동기부(56)의 동기부호(58)와 교대동기부(70)의 교대동기부호를 검출하고 적절한 타이밍 펄스나 타이밍 윈도우를 발생한다.

이 타이밍신호는 복조, 피크검파 샘플 및 홀드회로(230)에 보내진다. 이 회로(230)은 섹션(100), (104)의 "A"와 "B" 서보버스트와 같은 서보정보를 판독하기 위하여 디코더(228)로부터의 타이밍펄스를 사용한다.

이 회로(230)은 그 다음 위치에 에러신호를 계산하여 리니어모터(210)에 차례로 연결되는 보상회로(232)에 보낸다.

보상회로(232)는 헤드를 트랙상에 유지하기 위하여 헤드(206)을 이동시키는 리니어 모터(210)을 제어한다.

제4도는 서보디코우더(228)의 회로도인데 이 디코우더(228)은 갭 검출회로(300)을 포함하고, 디지타이저(226)으로부터의 서보신호를 갭 검출회로(300)에 보낸다. 이 갭 검출회로(300)은 동기 검출회로(302), 복조용 클럭 신호발생기(306), 제어용 신호발생기(308)에 연결된다. 갭 검출회로(300)가 서보갭(54)를 탐지할때 타이밍 펄스 "T2"와 동기게이트 펄스를 갭 검출회로(300)에 보낸다.

이 "T2"와 "동기게이트 펄스" 신호는 동기부(56)과 교대동기부(70)을 판독하기 위하여 타이밍 윈도우를 셋트(SET) 한다.

동기 검출회로(302)는 서보갭이 인덱스섹터인가의 여부를검출하여신호발생기(308)로 인덱스신호를 보낸다.

서보신호는 동기검출회로(302)로 전달된다. 복조용 클럭신호발생기(306)은 서보섹터의 끝에 도달되었을 때 종단서보버스트신호를 제어신호발생기(308)에 보낸다. 동기 검출회로(302)는 동기부호(56)나 교대동기부호(70)을 검출하고, 스타트 신호 복조기용 클럭신호발생기(306)에 보낸다. 동기신호를 보내는데 필요한 시간 지연량은 동기 부호(58)이 검출되었는지 또는 교대동기부호(70)이 검출되었는지에 달려 있다. 제어장치용 신호발생기(308)는 콘트롤러(220)을 위하여 신호를 독출한다.

인덱스신호(322)는 인덱스부가 판독되었다는 것을 의미한다. 쓰기신호(324)는 타입 헤드가 서보섹터(12)를 판독하고 있는 동안, 쓰기 모드가 사용되는 것을 방지한다.

복조용 클럭신호발생기(306)은 복조, 피크검파, 샘플 및 홀드장치(230)을 위하여 타이밍 신호를 발생한다. 버스트 게이트(330)은 서보 버스트 "A"와 "B"를 판독하기 위하여 타이밍 윈도우를 설정한다.

"A" 샘플(332)는 "A" 서보버스트를 판독하기 위한 타이밍을 설정한다.

"B" 샘플(334)는 "B" 서보버스트를 판독하기 위하여 타이밍을 설정한다. 종단서보버스트펄스(336)은 서보섹터부(12)의 끝을 의미한다.

"T4"펄스(338)은 코드비트부(78)을 판독하기 위하여 타이밍 윈도우를 설정한다. "T6"펄스(340)은 코드비트부(78)을 최초 부분(80)과 둘째 부분(82)으로 나누기 위하여 타이밍 윈도우를 설정한다. "T4"와 "T6"은 내부적으로 복조용 클럭 신호발생기(306)에서 발생한다.

코드비트 타이밍 윈도우를 사용하면서 복조용 신호발생기(306)은 트랙이 짝수 혹은 홀수인지 여부를 측정하여 각각 짝수트랙을 독출하느냐 홀수트랙을 독출하느냐의 여부를 결정한다.

"T2"신호(342)는 동기부(56)와 교대동기부(70)을 판독하기 위하여 타이밍윈도우를 설정한다. 동기게이트신호(344)는 동기부(56)을 교대 동기부(70)으로부터 분할하기 위하여 타이밍 윈도우를 설정한다. 인덱스신호(346)은 인덱스부가 판독되고 있다는 것을 의미한다.

서보부에 관련된 타이밍 펄스의 관계를 위하여 제2c도에 표시하였다. 제5도는 서보디코우더(228)의 부분회로도를 보여주고 기호(400)번에 표시된다. 회로(400)은 갭 검출회로(300)과 동기검출회로(302)의 부분을 포함한다.

갭 검출회로(300)은 단자(410)에서 디지타이저(226)으로부터 신호를 받는다. 단자(410)에서의 신호는 서보데이터신호(SVODAT)로서 간주된다. 그 서보데이터신호(SVODAT)는 단자(412)로부터의 신호에 의해 게이트된다. 단자(412)에서의 신호는 제8도의 회로에서 시작한다. 단자(412)는 본 발명의 일부가 아닌 헤드스위칭의 부분이고 헤드스위칭에 관한 회로는 본 발명을 운영하는데 필요로 하지 않으므로 헤드스위칭에 관한 회로는 작동하지 않는 것으로 간주한다.

단자(414)는 콘트롤러(220)이 디코우더를 무력하게 하려할 때 콘트롤러(220)으로부터의 BUFFNABL신호를 받는다. 단자(416)은 디스크드라이브시스템(200)이 데이터섹터상에 쓰고 있을 때 서보 디코우더(228)을 무력하게 하는 콘트롤러(220)으로부터 WRITGA신호를 받는다.

단자(410)으로부터의 서보데이터신호는 게이트(418)에 송출된다. WRITGA와 BUFFNABL신호에 따라서 서보데이터신호는 게이트(418)을 통과하여 단자(420)에 도달한다.

단자(420)의 게이트서보데이터신호(GATSVODA)는 동기 검출회로(302)에 의해 사용되기 위하여 제6도로 보내준다. 단자(422)는 콘트롤러(220)으로부터 F2D신호를 받는다. F2D신호는 불변의 3.225MHZ의 수정발진기 신호이다. F2D신호는 단자(423)에 전달되어 SIGK신호로 식별된다.

10진 카운터(424)는 서보데이터신호가 갭의 존재를 가르키면서 낮아지자마자 카운팅을 시작한다. 수정발진 주파수 F2D로부터의 4개의 클럭이나 타이밍 펄스가 카운트될 때 카운터(424)는 랫취(426)을 클럭하고 갭 검출회로(GAPDETEC)신호는 포인트(428)로 보내진다. 검출회로신호는 제6도의 동기 검출회로(302)에 의해 사용된다.

시프트레지스터(430)은 카운터(424)에 접속되어 4타이밍 펄스보다 큰 서보데이터의 갭을 검출하는데 사용된다. 시프트레지스터(430)은 복수의 랫취(432), (434), (436), (438), (440), (442), (444)로 이루어진다.

카운터(424)는 10개의 타이밍 펄스를 카운트하고 그 다음 랫취(432)로 클럭한다. 랫취(432)는 카운터(424)로부터의 신호를 2개로 나눈다.

랫취(432)의 출력은 시프트레지스터(430)의 랫취의 나머지를 클럭하기 위하여 사용된다. 각 랫취는 20개의 타이밍 펄스를 카운트한다.

랫취(434)는 20개를, 랫취(436)은 40개를, 랫취(438)은 60개를, 랫취(440)은 80개를, 랫취(442)는 100개를, 랫취(444)는 120개를 카운트한다. 서보데이터신호에 갭이 탐지되는 동안 시프트 레지스터(430)은 랫취에서 랫취로 이동을 계속한다.

갭(120)으로 알려진 테스트단자(446)은 120개의 타이밍 펄스이후의 신호를 받는다.

시프트레지스터(430)이 10개의 타이밍 펄스 카운트에 도달하면 그것은 인덱스섹터가 판독되고 그 다음 랫취(450)이 클럭된다는 것을 가르킨다. 랫취(450)의 출력은 제9도 회로에 의해 사용되는 단자(454)의 X2인 덱스신호를 차례로 출력하는 랫취(450)을 작동하게 한다.

랫취(452)는 랫취(455)에 의해 클럭된다. 동기신호나 교대동기신호가 동기 검출회로(303)에 탐지될 때 제6도에 잇는 동기검출회로(302)의 부분으로부터 단자(456)에서 동기신호가 부여된다.

동기신호는 랫취(460)을 차례로 작동하게하는 랫취(458)을 클럭한다. 랫취(460)은 SVOFLDGA신호가 단자(462)에 보내지기 전에 한 클럭지연을 부여한다. SVOFLDGA신호는 복조용 클럭 신호발생기(306)을 스타트하는데 사용된다. "T2"는 디렉팅 동기부호를 위한 윈도우이다. 두개의 다른 "T2"윈도우는 레글러 섹터 혹은 인덱스섹터가 판독되고 있느냐에 따라 발생된다. 랫취(464)는 갭이 탐지된 후에 클럭되고 첫째 "T2"신호는 라인(466)을 따라 전달된다. 만일 인덱스갭이 탐지되면 둘째 "T2"신호가 랫취(444)로부터 라인(468)을 따라 보내진다. 이 "T2"신호들은 게이트되어 랫취(470)을 클럭한다.

랫취(470)은 짧은 "T2"신호를 포인트(472)에 전달한다. 그 짧은 "T2"신호는 동기 검출회로(302)에 의해 사용되는 실제 "T2"신호이다. "T2"윈도우의 트레일링 후반부는 10진 카운터(480)에 의해 설정된다. 카운터(480)은 "T2"가 얼마나 오래 활동하느냐를 결정한다. "T2"가 활동할 때 카운터(480)은 카운팅을 시작하고, 13나노초(NANO SECOND) 후에 랫취(482)를 클럭한다. 랫취(482)는 동기게이트신호를 단자(484)에 보낸다.

동기게이트신호는 동기부호와 교대동기부호를 검출할 목적으로 "T2"를 2개의 윈도우로 분할하기 위하여 제6도의 동기 검출회로에 의해 사용된다. 랫취(482)는 동기 검출회로(302)에 의해 사용되는 클럭 게이트라고 부르는 단자(486)에 극성반전신호를 보낸다.

랫취(490)은 동기나 교대동기가 탐지되면 짧은 "T2"신호를 차단하는 게이트(492)에 그 다음 신호를 보낸다.

목수의 랫취(500), (502), (504), (506)은 카운터(480)에 연결되는 "T2"신호를 위한 리셋트 지연 회로망을 형성한다.

카운터(480)은 랫취(500), (502), (504), (506)을 클럭한다. 랫취(506)은 그 다음 랫취(510)을 클럭한다.

랫취(510)은 그 다음 랫취(470)을 리셋트한다. 랫취(520)과 (522)는 헤드선택에서 사용된다. 단자(530)은 제7도의 복조용 클럭 신호발생기(306)으로부터 종단 복조용 클럭신호(XENDSVFI)를 받는다. 이 신호는 인덱스 랫취(450), (452), (455), (458), (460)을 리셋트한다. 단자(532)는 헤드스위칭에 관련된 SHO신호를 받는다. 단자(534)는 제6도의 회로로부터 종단서보버스트신호(ENDSVO)를 받는다.

단자(536)은 제8도의 회로로부터 첫째 순서신호(FIRSTORR)를 받는다. 첫째 순서신호는 종단서보버스트후에 6.2 USEC(MICRO SECOND)로 발생한다. 그것은 서보복조 회로에 서보섹터가 행해지고 서보회로는 리셋트될 수 있다는 것을 전하는데 사용된다. 단자(538)은 단자(416)으로부터 반전된 라이트게이트신호를 받고 제8도의 회로에 사용된다.

단자(540)은 수정주파수 신호를 단자(422)로부터 받고 제6도의 회로에서 사용되는 지연필드신호로 알려진다. 단자(542)는 반전된 수정 주파수 신호를 단자(422)로부터 받고 XF2B로 알려지며 제6도의 회로에 사용된다. 단자(544)와 (546)은 테스트 단자로 사용된다.

제6도는 서보디코더(288)의 부분 회로도이고 기호(600)번에 명시된다. 부분(600)은 복조용 클럭신호발생기(306)의 부분과 동기 검출회로(302)를 포함한다. 단자(610) BSPI신호를 제7도의 복조 클럭신호발생기로부터 받는다. BSPI신호는 "B"서보버스트샘플 윈도우이다.

윈도우의 트레이팅후반부는 랫취(612)를 클럭한다. 랫취(612)와 단자(428)로부터의 갭 검출회로신호의 출력은 게이트(614)에서 게이트되고 그 결과 신호는 랫취(616)을 클럭한다.

랫취(616)의 출력은 그 다음 단자(619)로 보내진다.

단자(618) 신호는 서보부의 끝이 도달해 있다는 것을 가르치는 종단서보버스트(ENDSVO)이다. 랫취(616)은 단자(542)로부터의 XF2B신호와 단자(414)로부터의 BUFFNABL신호로 게이트되고 랫취(616)을 그 다음 리셋트하는데 사용되는 출력(620) 가지고 있다. 랫취(616)의 리셋트에 미소한 지연은 단자(618)의 헨드서보버스트가 쇼트 버스트로 되는 원인이 된다. 단자(542)의 XF2B신호는 제5도로부터의 반전된 수정주파수 신호이고 단자(414)의 BUFFNABL신호는 디코더(228)을 무력하게 하는데 사용되는 콘트롤러(220)으로부터의 신호이다. 시프트레지스터(628)은 복수랫취(630), (632), (634), (636), (638), (640)으로 이루어진다. 단자(484)로부터의 클럭게이트신호와 단자(428)로부터의 갭 검출회로신호는 게이트되어 랫취(630)에 클럭킹을 제공한다. 랫취(630)은 펄스들 사이의 어떤 갭도 탐지하고 만일 갭이 탐지되면 레지스터(628)의 나머지를 클리어시킨다.

랫취(630)은 클럭게이트신호가 신호중일 때만 작동하고 그것은 교대동기부(70) 판독되고 있을 때이다.

랫취(632)는 단자(420)으로부터의 게이트의 한 펄스를 탐지한다. 랫취(634)는 2개 펄스를, (636)은 3개펄스, (638)은 4개 펄스, (640)은 5개 펄스를 검출한다. 랫취(630)은 동기부(56)동안 갭을 찾지 않는다.

이것은 동기 검출회로가 동기부호의 4펄스 중 3펄스만 검출된다 할지라도 동기부호를 검출하기 때문이다.

만일 3개나 4개 펄스가 검출된다면 그 신호는 랫취(642)를 작동하기 위해 보내진다. 만약 5개의 펄스가 검출되면, 랫취(642)는 작동되지 않는다. 랫취(642)는 단자(428)로부터의 갭검출회로 신호에 의해 클럭된다.

랫취(642)는 그 다음 10진 카운터(646)을 작동하게하고 랫취(644)를 클럭한다. 랫취(648)과 (650)은 10진 카운터(646)으로부터 캐리어를 카운트한다.

10진 카운터(646)은 단자(540)으로부터의 수정 주파수 10개로 나눈다. 그래서 랫취(648)은 10개 타이밍펄스를, 랫취(650)은 20개 타이밍 펄스를 카운트한다.

랫취(650)은 그 다음 동기신호를 제5도의 단자(456)에 보낸다. 랫취(650)은 또한 랫취(644)를 리셋트한다.

만일 두 펄스가 시프트레지스터(628)에 의해 탐지되면 그 다음 신호는 랫취(654)를 작동하기 위해 보내진다. 랫취(654)는 단자(484)로부터의 게이트된 동기 게이트신호와 단자(472)으로부터의 쇼트된 "T2"신호에 의해 리셋트된다. 랫취(854)는 단자(428)로부터의 갭 검출회로신호에 의해 클럭된다. 랫취(654)는 그다음 랫취(658)을 차례로 클럭하는 랫취(656)을 클럭한다. 랫취(658)은 10진 카운터(650)을 작동시킨다. 카운터(660)은 랫취(662)를 클럭한다.

랫취(662)는 두개의 타이밍 펄스지연을 제공하고 그 다음 동기신호를 단자(456)에 보낸다. 랫취(650)의 20개의 타이밍 펄스지연과 랫취(662)의 2개의 펄스 지연은 동기부호의 탐지결과 동기부호가 단자(456)에 교대동기부호의 탐지결과 동기신호와 거의 같은 시간에 도착하는 것을 보장한다. 포인트(668)은 제7도의 복조용 클럭신호발생기(306)으로부터의 "T4"신호를 받는다. "T4"는 코드비트부(78)을 위한 타이밍 윈도우이다. 단자(670)은 제7도의 복조용 클럭신호발생기(308)으로부터의 "T6"신호를 받는다.

"T2"는 디코더 비트부(78)의 2번째 부(82)의 시작을 가리키는 타이밍 윈도우이다.

단자(672)는 HSVODA신호를 디지타이저(226)으로부터 받는다. HSVODA신호는 트랜스듀서 헤드로부터의 디지탈화된 신호이다. 신호 "T4"는 랫취(674), (676), (678), (680)을 리셋트한다. 랫취(674)는 단자(672)로부터 클럭킹 신호를 접수한다. 랫취(674)는 그 신호를 둘로 나눈다. 랫취(674)는 랫취(676)과 (678)을 클럭한다.

판독하고 있는 서보데이터로부터 랫취(676)은 2개 펄스를, 랫취(678)은 4개 펄스를 탐지한다. 랫취(680)은 만일 "T4"윈도우가 시작한 후 "T6"윈도우가 시작전에 두개 펄스가 판독되면 작동된다.

랫취(680)은 랫취(682)를 작동한다. 랫취(682)은 단자(684)에 기수트랙신호를 출력한다.

그 기수 트랙신호는 2개의 펄스트랙이 코드비트부(78)의 서브섹션(80)이나 서브섹션(82)중 1개에서 탐지되고 그래서 트랙은 기수 번호트랙이라는 것을 가리킨다.

랫취(686)은 만일 4개 펄스가 랫취(678)에 의해 탐지되고 랫취(680)이 신호를 독출하고 있지 않으면 작동된다.

랫취(686)은 짝수트랙신호를 단자(690)에 출력한다. 그 짝수트랙신호는 짝수번호 트랙이라는 것을 표시하는 코드비트부(78)의 서브섹션(60)과 (82)들 중 하나에서 제로와 4개 펄스가 탐지되어 있다는 것을 가리킨다. 제7도는 서보디렉터(228)에 부분회로도를 보여주며 기호(700)번으로 표시된다. 기호(700)은 복조용 클럭신호발생기(306)의 부분을 함유한다. 제5도의 단자(423)으로부터의 SIGK신호는 수정주파수신호이고 단자(708)에 전달되며 BUFF2B신호로 알려진다.

그 BUFF2B신호는 10진 카운터(710)을 클럭한다. 시프트레지스터(712)는 복수의 랫취(714), (716), (718), (720), (722), (724), (726), (728), (730), (732), (734)로 이루어진다.

시프트레지스터(712)는 수정주파수의 24의 타이밍 펄스가 카운트된후에 작동된다. 랫취(740)은 제5도로부터의 단자(462)에 연결된다. SVOFBGA신호는 복조용을 스타트하는데 사용되고 동기와 교대동기부호가 탐지되어 있다는 것을 가리킨다. SVOFLBGA신호는 랫취(740)을 클럭하고 "T4"신호는 단자(668)에서 출력된다.

일단 시프트 레지스터(712)가 작동되면, 랫취는 카운트하기 시작한다. 랫취(714)는 30개의 타이밍 펄스를 의미하고, 랫취(716)은 40개의 타이밍 펄스를 의미하며, 이하 동등이다.

랫취(732)는 120개의 타이밍 펄스를 의미한다. 랫취(732)가 작동될 때 랫취(734)를 클럭시킨다.

랫취(734)는 다음 랫취(742), (744)를 작동시킨다. 랫취(744)는 단자(423)으로부터의 수정주파수 신호에 의해 클럭되고 12개의 타이밍 펄스 후에 작동한다. 랫취(732)는 레지스터(712)를 리셋트하며 그것이 두번째 싸이클을 통과할 수 있다.

두번째 싸이클에서 랫취(712)는 180매의 타이밍 펄스후에 클럭된다. 랫취(746)은 시프트레지스터(712)의 50개의 타이밍 펄스후에 클럭된다. 랫취(746)은 랫취(740)을 리세트하고 단자(668)에서 T4신호를 끈다. (SHUT OFF) 랫취(750)은 카운터(710)에 의해 클럭된다. 랫취(750)은 랫취(752)를 작동시킨다. 랫취(750)과 (752)는 24개의 타이밍 펄스 지연회로를 형성한다. 랫취(754)는 24개의 타이밍 펄스지연후에 시프트레지스터(712)를 작동시킨다. 랫취(756)은 랫취(752)에 의해 작동된다. 랫취(756)은 "T6"신호를 단자(670)으로 출력한다.

랫취(746)은 50개의 타이밍 펄스후에 클럭된다. 독출은 버스트게이트 윈도우의 읽기 후 후반부를 형성하고 단자(760)으로 보내진다.

랫취(762)는 110개의 타이밍 펄스에서 시프트레지스터(712)에 의해 클럭된다. 랫취(762)의 반전된 출력은 AND 게이트에 보내지고 단자(760)에서 버스트게이트신호를 차단한다. 랫취(744)가 120개의 타이밍 펄스후에 작동되면 신호가 단자(760)에 보내진다.

이 신호는 버스트게이트의 2번째 윈도우의 읽기 후반부를 의미한다. 180 카운트 후에 랫취(742)는 XENDSVFI신호를 단자(530)에 출력한다. XENDSVFI신호는 서보섹터의 끝을 가리키며 서로 디코더회로를 리셋트한다. 그것은 또한 서보버스의 2번째 윈도우에 끝이 되게 한다.

랫취(770)과 (772)는 랫취(742)에 연결된다. 랫취(770)과 (772)는 XENDSVFI신호가 충분히 길다는 것을 보증하기 위하여 지연회로를 형성한다.

랫취(772)는 40개의 타이밍 펄스후에 시프트레지스터(712)에 의해 클럭된다. 랫취(774)는 "T5"신호를 단자(776)에 보내진다. 신호 "T5"는 제6도의 회로에 의해 사용된다. 단자(780)은 콘트롤러(220)으로부터 에너블신호를 받는다. 그 에너블신호는 디코더(228)을 작동하게 한다.

복수단자(780)은 임의의 헤드절환을 위하여 신호를 받는다. 복수단자(784)는 헤드 전환에 출력신호를 제공한다.

단자(786)은 단자(423)으로부터 ZF2D신호를 받는다. 8a도와 8b도로 된 제8도는 서보디코더(228)의 부분 회로도이고 기호(800)번으로 표시된다.

기호(800)은 또한 콘트롤러용신호 제네레이터(308)의 부분을 보여준다. 단자(618)로부터의 종단 서보버스트 신호는 랫취(810)을 클럭한다. 랫취(810)은 10진 카운터(820)을 작동시키고 10진 카운터(820)은 랫취(822)를 클럭한다. 또한 랫취(822)는 랫취(824)를 클럭한다. 랫취(824)는 랫취(826)을 클럭시키고 랫취(826)은 신호를 단자(828)과 (830)에 보내진다. 단자(828)은 첫번째 FIRSTORR신호를 받는데 그 신호는 제6도의 회로에 의해 사용되는 중단서보 버스트신호후에 발생되는 신호이다. 단자(830)은 그 자신을 리셋트하기 위한 장치(230)에 의해 사용되는 FIRSTO신호를 받는다. 랫취(826)은 랫취(832)를 클럭한다. 랫취(832)는 랫취(810)을 리셋트한다.

랫취(824)는 랫취(836)을 클럭한다. 랫취(836)은 카운터(838), (840), (842)를 작동시킨다. 랫취(836)은 또한 랫취(844), (846), (848)을 리셋트한다. 랫취(836)은 INHWRG신호를 단자(850)에 출력한다. INHWRG신호는 콘트롤러(220)으로 가고, 그리고 서보부가 전달되고 데이터부가 기록될 수 있다는 것을 가리킨다. 카운터(838), (840), (842)는 데이터부가 끝나고 다음 서보부가 시작하는데 필요한 시간에 상당하는 시간을 카운트한다. 카운터(842)는 그 다음 랫취(852)를 리셋트한다. 랫취(852)는 그 다음 랫취(836)를 리셋트하고 INHWRG신호는 중지된다. 랫취(856)과 (858)은 카운터(838), (840), (842)의 속도의 실험을 제공한다.

제8도의 나머지 회로는 임의의 헤드절환에 관한 것이다. 9A와 9b도로 된 제9도는 서보디코더(228)의 부분 회로도이고 기호(900)번으로 표시된다.

제9도는 주로 헤드절환에 관련된다. 그러나 작은 부분엔 인덱스부의 검출을 취급한다.

인텍스부가 검출될 때 X2INDEX신호가 제5도의 회로에서 발생된다. X2INDEX신호는 랫취(910)을 셋트한다. 제8도로부터의 ATOI신호는 랫취(910)에 클럭킹을 제공한다.

랫취(910)은 단자(912)에서 INDEX신호를 출력한다. INDEX신호는 콘트롤러(220)으로 간다. 제10도는 제5도의 10진 카운터(424)의 회로도이고, 제11도는 제6도의 10진 카운터(480)의 회로도이며, 제12도는 제6도의 10진 카운터(660)의 회로도이고, 제13도는 제7도의 카운터회로도이며, 제14도는 제6도의 10진 카운터(646)과 제8도의 카운터(820)의 회로도이다.

제10-14도의 내용은 그것들의 공동으로 인정된 형태에 의해 모두 예시된다. 본 발명이 실시예의 범주내에서 설명되었지만 그러한 설명들이 한정된 것은 아니다. 여러가지의 변화와 수정이 본 명세서를 읽은 이 분야의 기술자들에게는 의심할 여지가 없이 가능해질 것이다. 따라서 청구된 범위는 본 발명의 진정한 정신과 범위에 있는 모든 변화와 수정을 포함하고 있는 것이다.

Claims (4)

1. 자기디스크(10)의 표면에 데이타 섹타(14, 16)와 서보섹타(12)를 상호설치하고 이 데이타섹타와 서보섹타는 각각 복수의 데이타트랙(32-42)과 서보트랙(20-30)으로 이루어지며 각 서보트랙은 서보갭부(54), 동기부(56) 및 버스트부(100, 104)로서 형성되고 또한 이 동기부에 동기부호(58) 또는 교대동기부호(72)를 가진 서보트랙과 이 동기부호는 전술한 동기부의 제1의 위치(56)에 설정하고 교대동기부호는 동기부의 제2의 위치(70)에 설정하며 전술한 각 서보트랙에는 동기부(56, 70)와 버스트부(100, 104) 사이에 코드비트부(78)를 설정하고 이 코드비트부는 제1의 코드비트서브부(80)와 제2의 코드비트서브부(82)를 포함하고 각 서보트랙의 각 코드비트부는 코드비트부호(84, 86, 88, 90)를 부호화시키면 이 코드비트부호(84, 86)은 전술한 제1 및 제2의 연속된 서보트랙들중 제1의 코드비트서브부(80)에 설치되며 나머지 코드비트부호(88, 90)은 전술한 제3 및 제4의 연속된 서보트랙들중 제2의 코드비트서브부(82)에 설치한 것을 특징으로 한 자기디스크장치.
2. 특허청구범위 제1항에 있어서, 동기부호(58)는 4개의 자기펄스로서 이루어지고 교대동기부호(72)는 2개의 자기펄스로 형성된 것을 특징으로 한 자기디스크 장치.
3. 자기디스크상에 서보섹타(12)와 데이타섹타(14, 16)를 설정하는 스텝(STEP)과 이 서보섹타 및 데이타섹타에 각각 대응하는 서보트랙(20-30)과 데이타트랙(32-42)을 설정한 스텝과 각 서보트랙내에 서보갭부(54) 동기부(56) 및 서보버스트부(100, 104)를 설정한 스텝과 이 동기부에 제1의 부분(56)과 제2의 부분(70)을 설정한 스텝과 또한 이 동기부의 제1의 부분에 설정한 동기부호(58)와 제2의 부분에 설정한 교대동기부호(72)를 연속하는 서보섹타가 교대하게끔 설정한 서보트랙을 부호화시킨 스텝과 전술한 각 서보트랙에는 동기부(56, 70)와 버스트부(100, 104) 사이에 코드비트부(78)가 위치되게끔 설정하여 이 코드비트부는 제1의 코드비트서브부(80)와 제2의 코드비트서브부(82)를 포함하고 각 서브트랙의 각 코드비트부에는 코드비트부호(84, 86, 88, 90)로서 부호화시키고 이 코드비트부호(86, 86)는 전술한 제1 및 제2의 연속된 서보트랙들중 제1의 코드비트서브부(80)에 설정하고 나머지 코드비트부호(84, 90)는 전술한 제3 및 4의 연속되는 서보트랙들중 제2의 코드비트서브부(82)에 설정되며 전술한 동기부호 또는 교대동기부호의 검출에 대하여 타이밍신호를 발생시키고 트랜스듀서헤드로서 동기부호 및 교대동기부호를 독출하는 스텝으로 구성된 것을 특징으로 한 자기디스크 드라이버 시스템을 위한 서보동기방법.
4. 특허청구의 범위 제3항에 있어서, 동기부호(58)는 4개의 자기펄스로서 이루어지고 교대동기부호(72)는 2개의 자기펄스로서 형성된 것을 특징으로한 자기디스크 드라이버 시스템을 위한 서보동기방법.

Images