KR910000795B1 - 반도체 소자의 분리층 제조방법 - Google Patents
반도체 소자의 분리층 제조방법 Download PDFInfo
- Publication number
- KR910000795B1 KR910000795B1 KR1019870012927A KR870012927A KR910000795B1 KR 910000795 B1 KR910000795 B1 KR 910000795B1 KR 1019870012927 A KR1019870012927 A KR 1019870012927A KR 870012927 A KR870012927 A KR 870012927A KR 910000795 B1 KR910000795 B1 KR 910000795B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon nitride
- semiconductor device
- oxide layer
- silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 238000000926 separation method Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000003993 interaction Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 241000293849 Cordylanthus Species 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 반도체 소자의 분리층을 나타낸 부분 단면도.
제2도는 이 발명에 따라 형성된 반도체 소자의 분리층을 나타낸 부분 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘 기판 2,12 : 산화 실리콘층
3,13 : 제1질화실리콘층 4,14 : 필드산화층
5,15 : 이온주입영역 6,16 : 버드스 빅(Bird's Beak)
17 : 질화실리콘 산화층 18 : 제2질화실리콘층
이 발명은 반도체 집적회로내에 형성되는 각각의 소자들의 상호영향을 배제하기 위하여 소자들이 서로 격리되게한 반도체 소자의 분리층(Isolation Layer)제조방법에 관한 것이다.
현재까지 사용되어온 통상적인 반도체 집적소자의 분리층 제조방법은 제1도와 같다.
실리콘기판(1)상에 산화 실리콘층(2)을 형성시키고, 그위에 질화실리콘층(3)이 도포되게한후 포토마스킹 공정을 사용하여 한정식각되게 한다.
다음 공정에서 이온주입을 시킨 후 산소(O2)분기기에서 1000℃로 열산화시키면 도면과 같이 필드 산화층(4) 및 이온주입영역(5)이 형성된다.
상기 필드산화층(4) 및 이온주입영역(5)에 의하여 집적소자내에 형성되는 소자들이 분리하게 된다. 이와 같이 분리층이 형성된 후 그 분리층의 좌우에는 일반적인 반도체 제조공정에 의하여 MOS트랜지스터와 같은 소자들이 격리되어 형성하게 된다.
그러나 이와 같은 분리층의 제조방법에서는 이온주입영역(5)을 깊게 해주기 위해 필드주입시 고에너지를 사용할 경우 비드스빅(6)(새부리모양)이 발생되어 반도체장치의 두께가 두꺼워지므로 그 집적도가 떨어지게 되어 이를 개선하기 위해 질화 실리콘층(3) 또는 산화 실리콘층(2)을 두껍게 형성시켜 주면 열산화시 크랙(crack)이 발생되므로 반도체장치의 불량 또는 내습성, 내약품성이 약하게 되는 문제가 나타났다.
이 발명은 이와같은 문제점을 해결하기 위한 것으로, 이 발명의 목적은 일반적인 반도체장치의 분리층 형성공정에 질화실리콘층 형성공정이 더 포함되게 하여 이온주입시 고에너지의 사용이 가능케 함으로써 이온주입영역을 더욱 깊게 해줄 수 있는 반도체소자의 분리층 제조방법을 제공하고자 하는 것이다.
다른 목적은 서로다른 열팽창 계수에서 오는 버드스빅 발생율과 그 크기를 현저히 줄여줌으로써 반도체 장치의 특성향상과 고집적화를 이룩할 수 있는 반도체장치의 분리층 제조방법을 제공하고자 하는 것이다.
이와같은 목적을 달성하기 위한 이 발명의 특징은, 실리콘 기판의 상부에 산화실리콘층을 도포시키는 공정과, 상기 산화실리콘층의 상부에 제1질화 실리콘층을 도포시키는 공정과, 상기 제1질화실리콘의 상부에 적은 두께로 질화 실리콘 산화층을 도포시키는 공정과, 상기 질화 실리콘층의 상부에 제2질화 실리콘층을 도포시키는 공정과, 상기 공정들의 수행후 이온주입영역을 확보하기 위하여 포토마스킹 공정으로 부분적으로 식각 처리하고 이온주입후 열산화시키는 공정과,로 되는 반도체 소자의 분리층 제조방법에 있는 것이다.
이하 첨부도면에 따라 이 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도는 이 발명에 따라 형성된 반도체 소자의 분리층을 나타낸 부분 단면도로서, 실리콘 기판(11)의 상부에 산화실리콘층(12)을 일정한 두께로 도포시킨다.
그리고 상기 산화실리콘층(12)의 상부에 제1질화실리콘층(13)을 도포시킨 후 버퍼 역할을 하는 질화 실리콘산화층(17)을 적은 두께(수백Å)로 도포시킨다.
다음 공정에서 고에너지로 이노을 주입시킨 후 1000℃의 온도 및 산소(0℃)분위기에서 열산화를 시키면 제2도와 같이 필드산화막(14) 및 이온주입영역(15)이 형성된다.
이때에 상기한 산화실리콘층(12), 제1,2질화실리콘층(13)(18), 질화실리콘 산화층(17)으로 되는 절연층이 다층으로 구성되어 버퍼의 역할을 하게 되기 때문에, 열산화시 필드 산화층(14)과의 열팽창 계수차에서 오는 크랙 또는 버드스 빅(16)의 발생이 억제하는 동시에 필드 산화층(14)의 좌우측에 절연층이 다층으로 두껍게 형성되어 있는 이온주입시 고에너지의 사용이 가능하게 되므로 이온주입영역(15)을 깊게 형성시켜줄 수 있게 되고, 필드 산화막층(14)의 좌우측이 형성된 다층의 막들을 일반적인 식각공정에 의하여 제거시킨 후 반도체 제조공정들을 통하여 필드산화막의 좌우측에 반도체소자들이 형성되고 필드 산화막(14)과 이온주입영역(15)에 의하여 상기 반도체 소자들이 서로 분리된다.
이상과 같은 방법으로 반도체 장치의 분리층을 형성시키게 되면, 우선 고에너지의 필드 주입이 가능하게 되므로 분리영역이 깊어짐에 따라 소자간의 분리가 확실이 이루어지게 되고 질화실리콘막의 크랙발생이 억제되므로 소자특성이 향상되며, 특히 분리영역 형성부분이 최소화되므로 집적회로의 고집적화를 이룩할 수 있는 효과가 있다.
Claims (1)
- 실리콘기판(11)의 상부에 산화실리콘층(12)을 도포시키는 공정과, 상기 산화 실리콘층(12)의 상부에 제1질화 실리콘층(13)을 도포시키는 공정과, 상기 제1질화 실리콘(13)의 상부에 적은 두께로 질화 실리콘 산화층(17)을 도포시키는 공정과, 상기 질화 실리콘층(17)의 상부에 제2질화 실리콘층(18)을 도포시키는 공정과, 상기 공정들의 수행후 이온주입영역을 확보하기 위하여 포토마스킹공정으로 부분적으로 식각 처리하고 이온주입후 열산화시키는 공정과,로 되는 반도체 소자의 분리층 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870012927A KR910000795B1 (ko) | 1987-11-17 | 1987-11-17 | 반도체 소자의 분리층 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870012927A KR910000795B1 (ko) | 1987-11-17 | 1987-11-17 | 반도체 소자의 분리층 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890008955A KR890008955A (ko) | 1989-07-13 |
| KR910000795B1 true KR910000795B1 (ko) | 1991-02-08 |
Family
ID=19266071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870012927A KR910000795B1 (ko) | 1987-11-17 | 1987-11-17 | 반도체 소자의 분리층 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910000795B1 (ko) |
-
1987
- 1987-11-17 KR KR1019870012927A patent/KR910000795B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890008955A (ko) | 1989-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333964A (en) | Method of making integrated circuits | |
| KR910000795B1 (ko) | 반도체 소자의 분리층 제조방법 | |
| JPS5976472A (ja) | 半導体装置の製造方法 | |
| EP0120614A1 (en) | Method of manufacturing a semiconductor device having isolation regions | |
| JPS6242382B2 (ko) | ||
| JPS6231507B2 (ko) | ||
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR0140845B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| KR19990006000A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH023257A (ja) | フィールドシールド構造を有する半導体装置およびその製造方法 | |
| KR100223278B1 (ko) | 플래쉬 메모리 셀 제조방법 | |
| KR970003895B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR0158943B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
| JPS63144543A (ja) | 半導体素子間分離領域の形成方法 | |
| JPS61214537A (ja) | 半導体装置の製造方法 | |
| JPH06132283A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ko) | ||
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPS60101947A (ja) | 半導体装置の製造方法 | |
| JPS59188937A (ja) | 半導体装置の製法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| KR19990060829A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020107 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |