KR910000695Y1 - 병렬통신포트 구동회로 - Google Patents
병렬통신포트 구동회로 Download PDFInfo
- Publication number
- KR910000695Y1 KR910000695Y1 KR2019870022845U KR870022845U KR910000695Y1 KR 910000695 Y1 KR910000695 Y1 KR 910000695Y1 KR 2019870022845 U KR2019870022845 U KR 2019870022845U KR 870022845 U KR870022845 U KR 870022845U KR 910000695 Y1 KR910000695 Y1 KR 910000695Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- communication port
- parallel communication
- resistor
- inv
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 병렬통신포트 구동회로의 회로도.
제2도는 본 고안 병렬통신포트 구동회로의 회로도.
제3도는 본 고안 병렬통신포트 구동회로의 각부 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
가 : 시스템블럭 발생기 나 : 중앙처리장치
다 : 빔 비동기 수신송신기 라 : 집적회로 구동부
마 : 미분회로 바 : 푸시풀회로
사 : 정류회로 아 : 병렬통신포트
TR1∼TR3: 트랜지스터 R1∼R7: 저항
INV1∼INV6: 인버터 D1∼D2: 다이오드
C1∼C3: 콘덴서
본 고안은 컴퓨터 및 그 주변기기에 이용되는 병렬통신포트 구동회로에 관한 것으로 특히, 병렬 데이타를 직렬 데이타로 변환하는 범비동기 수신송신기(Universalasyn-chronous Receiver Transmitter)로 부터의 출력 데이타를 외부 시스템에 전송하는 병렬통신포트 구동회로에 관한 것이다.
종래에는 제1도에 도시한 바와 같이 시스템 클럭 발생기(가)로부터 발생되는 클럭신호를 받아 중앙처리장치(나)에서는 어드레스신호, 데이타신호, 제어신호를 범비동기 수신송신기(다)에 인가시키며 범비동기 수신송신기(다)에서 직렬 데이타로 바꾸어 집적회로 구동부(라)를 통하여 적당히 증폭한 후 병렬통신포트를 구동시켜서 외부시스템으로 데이타를 전송하는데 이때 병렬통신포트에 필요한 구동전압은 +12, -12, +5V인데 이 전압은 전원공급기의 회로설계를 복잡하게 하고, 12V와 -12V가 쇼트되었을때 발생되는 시스템의 치명적인 손상 및 전원의 다원화로 인하여 시스템 설계시 고려되어지는 전원처리의 복잡한 문제점을 가지고 있었다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 시스템 클럭발생기로부터 발생되는 클럭을 미분 및 정류하여 부전원을 만든후 수신송신기로부터 출력되는 직렬 데이타를 인버터 및 트랜지스터의 푸시풀회로를 이용하여 병렬통신포트를 구동시킬 수 있도록 한 것으로, 이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.
시스템 클럭발생기(가)와, 시스템 클럭발생기(가)로부터 발생되는 클럭신호를 받아 어드레스신호(Address), 데이타신호(Data), 제어신호(Control)를 출력시키는 중앙처리장치(나)와, 중앙처리장치(나)로부터 출력되는 신호를 직렬 데이타로 변환하는 범비동기 수신송신기(다)와, 범비동기 수신송신기(다)의 직렬데이타를 이용하여 병렬통신포트를 구동하는 병렬통신포트로 구동회로에 있어서, 상기 비동기 수신송신기(다)의 데이타 신호는 저항(R1), 인버터(INV1),(INV2) 및 저항(R2)을 통하여 트랜지스터(TR1)의 에미터단자에 연결함과 아울러 저항(R3)을 통하여 두 트랜지스터(TR2),(TR3)로 구성된 푸시풀회로(바)의 트랜지스터(TR2)에 연결하고, 상기 트랜지스터(TR3)에 콜렉터단자는 상기 푸시풀회로(바)의 트랜지스터(TR3)에 연결하며, 상기 시스템클럭발생기(가)의 클럭신호는 인버터(INV3∼INV6)를 통하여 저항(R6), 콘덴서(1), 다이오드(D1)로 구성된 미분회로(마)에 연결하고, 이 미분회로(마)의 출력신호는 역방향 다이오드(D2)와, 콘덴서(C2), 저항(R7)으로 구성된 정류회로(사) 및 저항(R4)을 통하여 푸시풀회로(바)에 연결하고, 이 푸시풀회로(바)의 출력신호는 저항(R5), 콘덴서(C3)를 통하여 병렬통신 포트에서 연결하여서 된 것으로, 상기와 같이 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.
먼저 시스템클럭발생기(가)로부터 발생되는 제3도의 (a)에 도시된 바와 같이 클럭신호는 인버터(INV3∼INV6)들의 병렬 연결을 통하여 반전되고, 이 반전된 신호는 저항(R7), 콘덴서(C1), 다이오드(D1)로 구성된 미분회로(마)에 의하여 제3도의 (b)에 도시한 바와 같이 임펄스 신호를 만들고, 이 신호는 정류회로(사)의 역 방향다이오드(D2)를 경유하면서 제3도의 (c)에 도시한 바와 같은 부신호만이 검출되고, 이 부신호는 콘덴서(C2) 및 저항(R7)으로 이루어진 정류회로(사)에 의하여 정류되어 제3도의 (d)에 도시한 바와 같은 부전원(-Vcc)을 얻는다.
한편 범비동기수신송신기(다)로부터 입력되는 직렬데이타가 하이일 때 이 신호는 인버터(INV1)(INV2)를 통하여 일정시간 지연된 저항(R2)을 통하여 트랜지스터(TR1)의 에미터단자에 인가되게 되는데 이때 트랜지스터(TR1)는 온 상태가 되어 상기 트랜지스터(TR1)의 에미터단자에 인가된 신호는 그의 콜렉터단자를 통하여 푸시풀회로(바)의 트랜지스터(TR3)의 베이스단자에 인가되므로 트랜지스터(TR3)는 온상태가 되며, 반면에 상기의 하이가 저항(R4)을 통하여 베이스단자로 인가되는 PNP형 트랜지스터(TR2)는 오프상태가 도어 병렬통신포트에는 푸시풀회로(바)의 트랜지스터(TR3)의 에미터에 연결된 상기 정류회로(사)로부터 부전원(-Vcc)이 출력되게 된다.
한편 범비동기수신송신기(다)로부터 입력되는 직렬데이타가 로우일 때 이 신호는 인버터(INV1)(INV2)를 통하여 일정시간 지연된후 저항(R2)을 통하여 트랜지스터(TR1)의 에미터단자에 인가된다.
따라서 트랜지스터(TR1)는 오프상태가 되므로 트랜지스터(TR3)의 베이스단자에는 상기 정류회로(사)로부터의 부전원(-Vcc)이 저항(R1)을 통하여 푸시풀회로(바)의 트랜지스터(TR)3)의 베이스단자에 인가되기 때문에 트랜지스터(TR3)는 오프상태가 되는 반면, 트랜지스터(TR2)의 베이스단자에는 로우신호가 인가되므로 트랜지스터(TR2)는 온상태가 되고 따라서 전원 전압(Vcc)이 트랜지스터(TR2)의 에미터단자 및 콜렉터 단자를 통하여 병렬통신포트에 인가되게 된다.
따라서 병렬통신포트는 전원(Vcc)에 의한 전압으로 구동하게 되는 것이다.
이상에서 설명한 바와 같이 본 고안은 시스템클럭발생기로부터 발생되는 클럭을 미분하고 정류하여 부전원을 얻은후 범비동기수신송신기로부터 출력되는 직렬데이타를 인버터 및 푸시풀회로를 이용하여 병렬통신포트는 구동시킴으로써 종래의 병렬통신포트를 구동하기 위하여 +5V 전원 이외에 +12V(Vcc)-12V(-Vcc)의 전원이 불필요하게 되는 문제점을 완전히 해결할 수 있어 전원공급기의 간단히 할 수 있는 장점을 제공해 줄 수 있는 것이다.
Claims (1)
- 시스템 클럭발생기(가)의 클럭신호에 의해 어드레스신호, 데이타신호, 제어신호를 출력시키는 중앙처리장치(나)와, 상기 중앙처리기(4)로부터의 병렬데이타를 직렬데이타로 변환하는 범비동기수신송신기(다)와, 상기 범비동기수신송신기(다)로부터의 데이타로 병렬통신포트(사)를 구동시키는 병렬통신포트구동회로에 있어서, 상기 범비동기수신송신기(다)의 출력이 두 인버터(INV1),(INV4)에서 지연된 후 저항(R2)과 트랜지스터(TR1)의 에미터-콜렉터를 통하거나 저항(R3)을 거쳐 푸쉬풀회로(바)의 두 트랜지스터(TR2),(TR3)의 베이스로 인가되도록 하고, 상기 시스템 클럭발생기(가)의 클럭신호는 인버터(INV3∼INV6)에서 지연된 후, 저항(R6), 콘덴서(C1) 및 다이오드(D1)로 구성된 미분회로(마)를 거치고 역방향 다이오드(D2)와 콘덴서(C2) 및 저항(R7)으로 이루어진 정류회로(사)를 거쳐 상기 푸시풀회로(바)의 트랜지스터(TR)3)의 베이스단자에 저항(R4)를 통해 연결하여 범비동기수신송신기(다)의 출력 데이타로 푸시풀회로(바)를 제어하면서 병렬통신포트를 구동시킬 수 있게 한 것을 특징으로 하는 병렬통신포트 구동회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870022845U KR910000695Y1 (ko) | 1987-12-23 | 1987-12-23 | 병렬통신포트 구동회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870022845U KR910000695Y1 (ko) | 1987-12-23 | 1987-12-23 | 병렬통신포트 구동회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890015129U KR890015129U (ko) | 1989-08-11 |
KR910000695Y1 true KR910000695Y1 (ko) | 1991-02-08 |
Family
ID=19270644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870022845U KR910000695Y1 (ko) | 1987-12-23 | 1987-12-23 | 병렬통신포트 구동회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910000695Y1 (ko) |
-
1987
- 1987-12-23 KR KR2019870022845U patent/KR910000695Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890015129U (ko) | 1989-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5214330A (en) | Bi-directional signal buffering circuit | |
JP3672521B2 (ja) | ユニバーサル直列バス用の光通信インターフェースモジュール | |
KR850008580A (ko) | 직류모우터 구동 직접회로 | |
US20060282600A1 (en) | Circuit for identifying CPU front side bus | |
JPH03217904A (ja) | 入力モジュール | |
KR910000695Y1 (ko) | 병렬통신포트 구동회로 | |
KR890702142A (ko) | 백플레인 버스용 노드장치 | |
JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
KR880001872Y1 (ko) | 멀티드롭전송방식에 의한 단말장치의 입력회로 | |
SU1413707A1 (ru) | Оптоэлектронный преобразователь | |
JP3081475B2 (ja) | バス駆動回路及びその方法 | |
KR870000858Y1 (ko) | 햄머 구동회로 | |
DE68919557T2 (de) | Integrierte Halbleiterschaltung mit Ausgangspuffer. | |
US4608503A (en) | Apparatus for driving first and second devices | |
JPH09145751A (ja) | 停電検出回路 | |
JP2005184656A (ja) | レベルシフト回路 | |
KR920008059Y1 (ko) | 상하한 검출에 의한 모터구동 전원제어회로 | |
KR900008570Y1 (ko) | 포트 세빙회로 | |
KR940001835Y1 (ko) | 레벨변환기의 전원공급 시스템 | |
JP2586732B2 (ja) | 検波回路 | |
KR930014578A (ko) | 출력버퍼의 노이즈 제거회로 | |
KR930008043B1 (ko) | 터미날 속도 자동 인식회로 | |
JPH098851A (ja) | 信号伝送システム及び信号終端回路 | |
JPH0756521Y2 (ja) | デジタル信号送信装置の誤動作防止回路 | |
KR0118924Y1 (ko) | 레이저와 핸들러의 인터페이스 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970124 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |