KR900019448A - U-인터페이스 카드 - Google Patents
U-인터페이스 카드 Download PDFInfo
- Publication number
- KR900019448A KR900019448A KR1019890007291A KR890007291A KR900019448A KR 900019448 A KR900019448 A KR 900019448A KR 1019890007291 A KR1019890007291 A KR 1019890007291A KR 890007291 A KR890007291 A KR 890007291A KR 900019448 A KR900019448 A KR 900019448A
- Authority
- KR
- South Korea
- Prior art keywords
- control
- signal
- central processing
- controlling
- digital network
- Prior art date
Links
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 블럭도, 제3도는 2B+D방식의 프레임 포멧 예시도.
Claims (1)
- 사설교환기에 내장된 ISDN 기능을 갖는 국설교환기를 인터페이스하는 U-인터페이스 회로에 있어서, 시스템을 제어하는 중앙처리장치(50)와, 상기 국설교환기로부터 2B+D 방식의 데이타를 입력하여 프레임 동기 신호 및 소정 주파수 클럭 신호를 발생하는 디지탈 네트워크 인터페이스부(60)와, 상기 디지탈 네트워크 인터페이스부(60) 출력주파수를 입력하여 사설교환기 메이시스템(200)으로 소정 주파수 신호를 발생하는 위상 동기 회로(20)와, 상기 디지탈 네트워크 인터페이스부(60)로 부터 D채널 데이타를 입력하여 하이레벨 데이타 링크 제어형식으로 서비스하는 제어부(70)와, 상기 중앙처리장치(50)의 제어를 받아 상기 국설교환기와 메인시스템(200)간의 정보전달시 정보를 리드/라이트하는 피포(90)와, 상기 중앙처리장치(50)로 부터 어드레스 및 제어신호를 입력하여 디코딩한 결과로 상기 피포(90)를 제어하는 제1디코더(80)와, 메인제어부(200)로 부터 입력되는 각종 클럭을 버퍼링하는 클럭버퍼부(110)와, 상기 클럭버퍼부(110)의 제어를 받아 타임슬롯을 할당하는 티삭(100)과, 상기 메인시스템(200)으로 부터 발생되는 어드레스 신호를 디코딩하여 상기 티삭(100) 및 피포(90)의 인에이블 상태를 제어하는 제2 디코더(120)와, 메인시스템(200)의 CPU로 실장된 카드에 대한 정보를 제공하는 카드 ID로 구성됨을 특징으로 하는 U-인터페이스 카드.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890007291A KR900019448A (ko) | 1989-05-31 | 1989-05-31 | U-인터페이스 카드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890007291A KR900019448A (ko) | 1989-05-31 | 1989-05-31 | U-인터페이스 카드 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR900019448A true KR900019448A (ko) | 1990-12-24 |
Family
ID=67840616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890007291A KR900019448A (ko) | 1989-05-31 | 1989-05-31 | U-인터페이스 카드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900019448A (ko) |
-
1989
- 1989-05-31 KR KR1019890007291A patent/KR900019448A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019447A (ko) | 비디오폰 시스템 | |
| GB2321351A (en) | Data transfer across clock domains | |
| US6275549B1 (en) | Methods and apparatus for synchronizing a clock | |
| KR910008565A (ko) | 분기 제어 회로 | |
| KR900019448A (ko) | U-인터페이스 카드 | |
| US4769809A (en) | Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network | |
| CA1265271C (en) | BIT-INTERLADE MULTIPLEXING SYSTEM FOR BYTE SYNCHRONIZATION IN COMMUNICATION DEVICES | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| KR930015935A (ko) | 망동기 장치의 td버스 인터페이스 방법 | |
| KR930015445A (ko) | 프레임 프로세싱 모듈 | |
| KR970049315A (ko) | 브이엠이(vme)버스시스템으로 구축한 고속카운터보드 | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| KR100208285B1 (ko) | 비동기식 하이레벨 데이타 링크제어 데이타 송수신 장치 | |
| KR0182703B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 프레임 동기 발생회로 | |
| KR910005500B1 (ko) | 소규모 가입자 집선장치의 동기회로장치 | |
| KR960018863A (ko) | 화상출력장치 및 화상복호화 장치 | |
| KR20050051332A (ko) | 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치 | |
| JPS63120582A (ja) | フレ−ムアライナ回路 | |
| JPH0227829A (ja) | フレーム同期方式の中継装置 | |
| KR980007357A (ko) | 전전자 교환기의 정합 장치 송신기 | |
| JPS6314532A (ja) | フレ−ムアライナ回路 | |
| KR910012919A (ko) | 주(main) CPU 감시장치 | |
| KR930015868A (ko) | 화상 회의용 비디오 코덱 시스템에서의 전송버퍼 회로 | |
| KR960019967A (ko) | 디지탈 음성 신호 정합 장치 | |
| KR910017347A (ko) | 텔리서비스 시스템에 있어서 라인 스케닝회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |