KR900011150A - 초기치를 설정할 수 있는 t플립플롭 - Google Patents

초기치를 설정할 수 있는 t플립플롭 Download PDF

Info

Publication number
KR900011150A
KR900011150A KR1019880017845A KR880017845A KR900011150A KR 900011150 A KR900011150 A KR 900011150A KR 1019880017845 A KR1019880017845 A KR 1019880017845A KR 880017845 A KR880017845 A KR 880017845A KR 900011150 A KR900011150 A KR 900011150A
Authority
KR
South Korea
Prior art keywords
point
signal
inverter
initial value
clock
Prior art date
Application number
KR1019880017845A
Other languages
English (en)
Other versions
KR910007784B1 (ko
Inventor
정기석
정재훈
Original Assignee
안시환
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안시환, 삼성전자 주식회사 filed Critical 안시환
Priority to KR1019880017845A priority Critical patent/KR910007784B1/ko
Publication of KR900011150A publication Critical patent/KR900011150A/ko
Application granted granted Critical
Publication of KR910007784B1 publication Critical patent/KR910007784B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

내용 없음

Description

초기치를 설정할 수 있는 T플립플롭
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 T플립플롭의 회로도, 제3도는 제2도의 동작을 설명하기 위한 파형도로서, a도는 "0"레벨의 초기치가 인가된 경우, b도는 "1"레벨의 초기치가 인가된 경우를 나타낸다.

Claims (1)

  1. 초기시 설정인에이블 신호 인가시에만 초기치 입력단자(P/R)의 입력신호를 반전하여 제1지점(Xa)에 출력하는 제1인버터(Q10)와, 클럭의 상승에지 또는 "1"레벨에서 상기한 제1지점(Xa)의 신호를 반전하여 제3지점(Xc)에 출력하는 제2인버터(Q)와, 초기치 설정 디스에이블 신호 인가시에 제2지점 (Xb)의 신호를 반전하여 상기한 제1지점(Xa)에 출력하는 제3인버터(Q30)와, 클럭의 상승에지 또는 "1"레벨에서 상기한 제3인버터(Q30)의 출력을 반전하여 다시 제3인버터(Q30)의 입력단자인 제2지점(Xb)에 출력하여 제1지점(Xa)의 신호를 래치하는 제4인버터(Q40)와, 클럭의 하강에지 또는 "0"레벨에서 상기한 제3지점(Xc)의 신호를 반전하여 제2지점(Xb)으로 궤환시키는 제5인버터(Q50)와, 상기한 제3지점(Xc)에 나타난 신호를항상 반전하여 제4지점(Xd)에 최종 출력의 하나를 출력하는 제6인버터(Q60)와, 상기한 제4지점(Xd)의 신호를 항상 반전하여 최종출력의 하나 Y를 출력하는 제7인버터(Q70)와, 클럭의 하강에지 또는 "0"레벨에서 상기한 제4지점(Xd)의 신호를 반전하여 다시 제6인버터(Q60)의 입력단자인 제3지점(Xc)에 출력하여 제4지점(Xd)의 신호를 래치하는 제8인버터(Q80)등을 포함하여 구성됨을 특징으로 하는 초기치를 설정할 수 있는 T플립플롭.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880017845A 1988-12-29 1988-12-29 초기치를 설정할 수 있는 t플립플롭 KR910007784B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880017845A KR910007784B1 (ko) 1988-12-29 1988-12-29 초기치를 설정할 수 있는 t플립플롭

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880017845A KR910007784B1 (ko) 1988-12-29 1988-12-29 초기치를 설정할 수 있는 t플립플롭

Publications (2)

Publication Number Publication Date
KR900011150A true KR900011150A (ko) 1990-07-11
KR910007784B1 KR910007784B1 (ko) 1991-10-02

Family

ID=19280883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017845A KR910007784B1 (ko) 1988-12-29 1988-12-29 초기치를 설정할 수 있는 t플립플롭

Country Status (1)

Country Link
KR (1) KR910007784B1 (ko)

Also Published As

Publication number Publication date
KR910007784B1 (ko) 1991-10-02

Similar Documents

Publication Publication Date Title
KR920001850A (ko) 스캔패스기능이 부가된 플립플롭
KR910007262A (ko) 플립플롭회로
KR950009450A (ko) 데이타 동기 시스템 및 방법
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR880014546A (ko) 디지탈 pll 회로
KR840000114A (ko) 위상 비교기
KR870010688A (ko) 잡음펄스 억제회로
KR880008563A (ko) 동기회로
KR900011150A (ko) 초기치를 설정할 수 있는 t플립플롭
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
KR910013764A (ko) 위성방송 수신기의 폴라로타(Polarotar) 펄스발생회로
KR960005607A (ko) 동기식 래치회로
KR950010541Y1 (ko) 펄스발생회로
JPS55147821A (en) Digital filter
KR940006928Y1 (ko) 임의의 초기값을 갖는 카운터회로
KR940004543Y1 (ko) 다용도 플립플롭
KR960006272A (ko) 주/종속 플립-플롭
JPH0546355Y2 (ko)
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
KR970031351A (ko) 50퍼센트(%) 듀티출력을 갖는 분주회로
KR910014716A (ko) 레이다 동작상태 체크회로
JPH0376421A (ja) ２クロック切換回路
KR940003188A (ko) 동기식 카운터회로
KR910015112A (ko) 발진기(vco)
KR920013941A (ko) 복호기의 연산제어 신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010906

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee