KR900010559A - 중첩된 메모리 액세스방법을 이용한 파이프라인설계 - Google Patents
중첩된 메모리 액세스방법을 이용한 파이프라인설계 Download PDFInfo
- Publication number
- KR900010559A KR900010559A KR1019880017990A KR880017990A KR900010559A KR 900010559 A KR900010559 A KR 900010559A KR 1019880017990 A KR1019880017990 A KR 1019880017990A KR 880017990 A KR880017990 A KR 880017990A KR 900010559 A KR900010559 A KR 900010559A
- Authority
- KR
- South Korea
- Prior art keywords
- stage
- memory
- memory access
- time
- instruction
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 종래 기술의 파이프라인의 비교도, 제2도는 본 발명의 파이프라인 단계와 기능을 나타낸 도면, 제3도는 명령어 수행순서를 나타낸 도면.
Claims (5)
- 메모리 액세스 시간을 3부분으로 나누어 2부분동안에 소요되는 시간을 파이프라인 단계의 기본시간으로 사용하는 것을 특징으로하는 중첩된 메모리 액세스 방법.
- 제1항에 있어서, 메모리 액세스 시간중 제1부분에 소요되는 시간을 CPU에서 캐쉬로 어드래스를 보내는데 사용하는 것을 특징으로 하는 중첩된 메모리 액세스 방법.
- 제1항에 있어서, 메모리 액세스 시간중 제2, 제3부분에서 소요되는 시간을 캐쉬에서 데이타를 액세스하여 CPU로 보내는데 사용하는 것을 특징으로 하는 중첩된 메모리 액세스방법.
- 제1항에서 결정한 파이프라인 단계의 시간을 기준으로 중첩된 메모리 액세스 방법을 사용하여, 프로세서가 수행할 명령어를 메모리로 부터 가져오는 IF 단계, 메모리로 부터 명령어를 받아 디코딩 하는 ID단계, 연산을 수행하는 EX 단계, 데이타 메모리를 액세스하는 명령어를 위한 MA 단계 및 명령어 수행을 마치고 연산된 결과를 레지스터 화일에 저장하는 WB 단계의 5단계로 구성되는 것을 특징으로 하는 파이프라인 설계.
- 명령어와 데이타 페취 각각에 대해 동기되어 중첩된 메모리 액세스 방법을 사용하여, 프로세서가 수행할 명령어를 메모리로 부터 가져오는 IF단계, 메모리로 부터 명령어를 받아 디코딩 하는 ID단계, 연산을 수행하는 EX단계, 데이타 메모리를 액세스하는 명령어를 위한 MA 단계 및 명령어 수행을 마치고 연산된 결과를 레지스터 화일에 저장하는 WB단계의 5단계로 구성되는 것을 특징으로 하는 파이프라인 설계.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017990A KR910007028B1 (ko) | 1988-12-30 | 1988-12-30 | 데이타처리 시스템에서의 파이프라인 처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017990A KR910007028B1 (ko) | 1988-12-30 | 1988-12-30 | 데이타처리 시스템에서의 파이프라인 처리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900010559A true KR900010559A (ko) | 1990-07-07 |
| KR910007028B1 KR910007028B1 (ko) | 1991-09-16 |
Family
ID=19280992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880017990A KR910007028B1 (ko) | 1988-12-30 | 1988-12-30 | 데이타처리 시스템에서의 파이프라인 처리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910007028B1 (ko) |
-
1988
- 1988-12-30 KR KR1019880017990A patent/KR910007028B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007028B1 (ko) | 1991-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001321A (ko) | 고속 프로세서에서의 브랜치 처리 방법 및 장치 | |
| KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
| KR920001319A (ko) | 처리기 및 처리기의 처리방법 | |
| KR870011524A (ko) | 마이크로프로세서칩의 스택프레임캐시 | |
| KR900010553A (ko) | 분기명령 및 비교명령의 한편 또는 양편의 실행클록수를 영으로 하는 데이터처리장치 | |
| JP2008123545A (ja) | 複数の命令セットを用いるデータ処理 | |
| JP2003510682A5 (ko) | ||
| KR910003496A (ko) | 캐시 미스의 강제발생에 의한 다중 레벨 캐시 시스템의 성능 증가방법 | |
| ATE145291T1 (de) | Addressieren von mikrobefehlen in einer pipeline- zentraleinheit ( betriebsverfahren, adressierverfahren, kellerspeicher und zentraleinheit) | |
| KR920004964A (ko) | 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서 | |
| JPS62197830A (ja) | デ−タ処理システム | |
| KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
| US6052530A (en) | Dynamic translation system and method for optimally translating computer code | |
| JP3130446B2 (ja) | プログラム変換装置及びプロセッサ | |
| KR900010587A (ko) | 생산라인의 고성능 명령어 실행방법 및 장치 | |
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| KR900010559A (ko) | 중첩된 메모리 액세스방법을 이용한 파이프라인설계 | |
| JP3570287B2 (ja) | マイクロコンピュータ | |
| US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| KR910005152A (ko) | 정보처리 장치 | |
| KR960029969A (ko) | 파이프라인 처리기능을 갖는 데이타프로세서 | |
| US5093784A (en) | Data processor with efficient transfer between subroutines and main program | |
| JP2915680B2 (ja) | Ｒｉｓｃプロセッサ | |
| JP2570407B2 (ja) | プログラマブル・コントローラ | |
| JPH0619713B2 (ja) | 論理型デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19970605 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |