KR900008942B1 - 다결정 박막 트랜지스터 - Google Patents
다결정 박막 트랜지스터 Download PDFInfo
- Publication number
- KR900008942B1 KR900008942B1 KR8203569A KR820003569A KR900008942B1 KR 900008942 B1 KR900008942 B1 KR 900008942B1 KR 8203569 A KR8203569 A KR 8203569A KR 820003569 A KR820003569 A KR 820003569A KR 900008942 B1 KR900008942 B1 KR 900008942B1
- Authority
- KR
- South Korea
- Prior art keywords
- carrier
- substrate
- thin film
- film transistor
- polycrystalline
- Prior art date
Links
- 239000013078 crystal Substances 0.000 title claims description 48
- 239000010409 thin film Substances 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 49
- 239000010408 film Substances 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 12
- 238000001771 vacuum deposition Methods 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 239000005995 Aluminium silicate Substances 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 244000025672 Elymus canadensis Species 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PZZYQPZGQPZBDN-UHFFFAOYSA-N aluminium silicate Chemical compound O=[Al]O[Si](=O)O[Al]=O PZZYQPZGQPZBDN-UHFFFAOYSA-N 0.000 description 1
- 229910000323 aluminium silicate Inorganic materials 0.000 description 1
- 235000012211 aluminium silicate Nutrition 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- HUAUNKAZQWMVFY-UHFFFAOYSA-M sodium;oxocalcium;hydroxide Chemical compound [OH-].[Na+].[Ca]=O HUAUNKAZQWMVFY-UHFFFAOYSA-M 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
내용 없음.
Description
제1도는 증착막의 두께와 결정 입자의 직경과는 관계를 도시한 도면.
제2a도∼제2h도는 다결정 반도체막을 사용하여 MOSFET를 제조하는 공정을 도시한 단면도.
제3도는 실시예에 따른 MOSFET의 특성도.
제4도는 결정 입자의 평균직경과 트랜스 콘덕턴스와의 관계를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : 실리콘막
3 : SiO2막 4 : N+ 층
5 : 필드용 산화막 7 : 소오스전극
8 : 드레인전극 9 : 게이트전극
본 발명의 절연성 기판위에 형성된 다결정 박막의 반도체 막을 소재로하여 이루어지는 트랜지스터에 관한 것이다.
본 발명의 트랜지스터는, 예를 들면 액정이나 전자 발광체등을 사용한 평면표시장치의 표시용 기판에 일체화하여 그들의 구동용에 사용되는 반도체장치로써 이용해서 유용한 것이다.
종래, 액정을 사용한 평면표시장치로써는, 예를들면 단결정 Si 기판위에 MOS형 트랜지스터의 2차원 스위칭 매트릭스와 주변 주사회로를 일체화한 집적회로로써 형성하고, 이 단결정 Si 집적회로소자와 대응전극사이에 봉입된 액정을 상기 단결정 Si 집적회로소자에 의하여 구동되는 방식이 채용되고 있다. 이 경우에 기판이 단결정이므로 제작할 수 있는 기판의 크기에 한계가 있기 때문에 제작할 수 있는 액정평면 표시장치의 화면의 크기에도 한계가 있었다. 예를 들면, 현재의 상태에서 제작할 수 있는 Si 웨이퍼의 직경이 최대 5인치이기 때문에 5인치 이상의 브라운관에 해당하는 크기의 화면은 만들 수가 없었다. 넓이가 큰 화면을 만들 수 없다는 것은 화상장치로써 큰 결점이다.
이와 같은 결점을 없애기 위하여 비정질 기판위에 비정질 반도체막 또는 다결정 반도체막을 형성하고, 이들 비정질 반도체 또는 다결정 반도체를 소재로 하여 상기와 같은 집적회로소자를 형성하여 평면표시장치의 구동에 사용되는 방법도 제안되어 있다. 이 경우에는 비정질 기판위에 진공증착등의 방법에 의해 형성된 반도체의 박막을 사용하는 것이기 때문에 직경이 5인치를 넘는 큰 면적의 것을 만들 수가 있어 평면표시장치의 면적을 크게 할 수 있게 된다.
그러나, 비정질 반도체막을 사용한 경우에는 비정질 반도체막의 캐리어의 이동도가 현저하게 낮기 때문에 비정질의 반도체 박막을 소재로 하여 형성된 트랜지스터는 그 특징이 나빠진다는 결점이 있었다. 한편, 다결정 반도체 박막을 사용한 경우에 캐리어의 이동도는 표시소자로써 사용할 수 있을 정도로는 충분히 높지만, 결정 입자의 직경과 소자의 전류 통로(채널)의 길이가 대략 동일한 정도의 경우에는 결정 입자의 경제작 존재하기 때문에 만들어진 소자마다 그 특성에 차이가 발생한다는 결점이 있었다. 즉, 어떤 소자의 전류통로는 결정 입자가 경계를 횡단하지만, 다른 소자의 전류 통로는 결정 입자의 경계를 횡단하지 못하는 일이 생기게 되어 각각의 소자에 따라서 캐리어의 전도가 결정 입자의 경계의 영향을 받는 것이 있고, 영향을 받지 않는 것도 있게 된다. 따라서 각 소자에 따라서 트랜지스터의 특징, 예를 들면 트랜스 콘덕턴스가 달라지게 되는 결과도 된다.
다결정 실리콘 장치의 예로써, 다음과 같은 참고 문헌에 설명되어 있다.
1. THIN-SOLID FIMLS, vol. 35, No. 2, 1976. 6, PP.149-153.
2. ELECTRICAL DESIGN NEWS, vol. 18, No. 13, 1973. 6. PP.30-31.
3. IBM TECHNICAL DISCLOSURE BULLETIN, vol. 14, No. 10, 1972. PP. 2900-290.
4. APPLIED PHYSICS LETTERS, vol. 35, No. 2, 1979. 6. 15, PP. 173-175.
5. IBM TECHNICAL DISCLOSURE BULLETINE, vol. 17, No. 8, 1975. 1, PP.2455-2456.
6. SOLID STATE ELECTRONICS, vol. 15, No. 10, 1972. 10, PP.1103-1106.
본 발명의 목적은 상기한 종래의 기술의 결점을 없애어 트랜지스터의 특성이 우수하고, 균일한 특성의 박막 트랜지스터를 제공하는데 있다.
본 발명은 소정의 기판위에 다결정 실리콘막을 형성하고, 상기 다결정 반도체막에 캐리어를 주행시키기 위한 한쌍의 전극 영역과 상기 캐리어를 제어하는 수단을 적어도 포함하는 다결정 박막 트랜지스터에 있어서, 상기 캐리어를 주행시키는 영역의 길이가 실질적인 캐리어의 주행방향으로 상기 다결정 실리콘의 결정입자의 평균직경의 10배 이상이 되고, 또 캐리어를 주행시키는 영역의 결정 입자의 평균직경이 적어도 150 ㎚ 이상으로 되는 다결정 박막 트랜지스터이다. 또한, 기판의 열팽창 계수와 상기 다결정 반도체 박막의 열팽창 계수의 비를 0.3∼3.0의 범위로 설정하는 것이 바람직하다.
본 발명은 상술한 바와 같이 소정의 기판위에 다결정 반도체막을 형성하고, 이 다결정 반도체막을 이용하여 반도체장치를 형성할 때에 캐리어가 주행하는 영역의 길이(채널의 길이)가 결정 입자의 직경(결정 입자의 직경이 평평한 형상일 때에는 긴폭의 직경)의 적어도 10배 이상으로 되는 특징이 있다.
또한, 본 발명의 기판, 상기 기판위에 마련된 주변주사회로, 상기 기판위에 마련된 액정, 상기 기판위에 마련된 트랜지스터로 되는 2차원 스위칭 매트릭스를 구성하는 트랜지스터는 상기 기판위에 다결정 실리콘막이 형성되어 상기 다결정 실리콘막에 캐리어를 주행시키기 위한 한쌍의 전극영역과 상기 캐리어를 제어하는 수단을 적어도 포함하고, 상기 캐리어를 주행시키는 영역의 길이가 캐리어의 주행 방향으로 상기 다결정 실리콘의 결정 입자의 직경의 10배 이상이고, 상기 캐리어를 주행시키는 영역의 각 결정 입자의 직경이 적어도 150㎚ 이상이고, 또 상기 기판의 열팽창 계수와 상기 다결정 실리콘 박막의 열팽창 계수의 비가 0.3∼3.0의 범위로 되도록 선택되며, 또 상기 기판은 비결정질 기판이고, 상기 평면 표시장치의 화면은 5인치 형의 브라운관의 화면보다 크게 하는 평면 표시장치이다. 그리고, 본 명세서에서 결정 입자의 직경은 "결정 입자의 평균직경"을 의미하는 것으로 한다. 즉, 캐리어의 주행중에 조우하는 입자의 경계의 수에 소자의 특성에 의존한다는 의미이다. 다시말하면, 캐리어의 주행길이를 결정 입자의 직경에 비해 크게 하면 캐리어의 주행중에 조우하는 입자의 경계의 수가 많아져 소자마다의 특성의 차이를 저감시키는 것이다. 따라서 캐리어가 주행하는 영역에 충분한 다수의 결정 입자가 존재하기 때문에, 캐리어는 다수의 결정 입자의 경제의 영향을 받게 되므로 다수의 반도체장치를 제조하였을 경우, 그 특성의 균일성이 양호하게 된다. 이와 같이 특성상의 차이를 적게 하려면 캐리어가 주행하는 영역의 길이가 결정 입자의 직경의 50배 이상인 것이 보다 바람직하며, 이것에 의해 특성의 차이를 좀더 양호하게 억제할 수 있다.
그러나, 각 결정 입자의 직경이 너무 적을 경우에는 반도체 재료 자체의 특성(예를 들면, 캐리의 이동도)에 나빠지게 되므로, 적어도 150㎚이상인 것이 보다 바람직하다. 물론 이보다 적은 결정입자 일지라도 각 소자의 특성의 차이를 적게 하여 소자의 균일성을 도모한다는 점에 있어서, 상기한 캐리어의 주행영역의 길이와 결정 입자의 직경과의 관계가 유용하게 된다는 것은 설명할 필요가 없는 것이다.
또, 결정 입자의 평균 직경으로써 300㎚정도 이하의 반도체 막으로 하는 것은 제조상의 용이함에도 매우 유용하다. 즉, 다음에 설명하는 것과 같이 초 고진공중에서의 증착법만에 의하여 충분히 실현할 수가 있고, 또 제어할 수가 있기 때문이다.
반도체장치의 회로 설계상 캐리어의 주행영역의 길이(예를 들면, 전계 효과 트랜지스터의 경우 그 채널길이에 해당한다)가 정하여져 있을 때에는 다결정 입자의 직경을 조절한다. 한편, 다결정 박막의 형성 조건상의 제약에서 결정 입자의 직경이 제한을 받을 때에는 이에 맞추어서 소자의 설계와 회로의 설계를 실행할 필요가 있다. 이와 같이 다결정 반도체의 결정 입자의 평균직경, 즉 대부분의 결정 입자의 직경이 150㎚이상되는 다결정을 사용하고, 또 캐리어를 주행시키는 영역의 길이가 실질적인 캐리어의 주행 방향으로 결정 입자의 평균 직경의 10배 이상으로 되도록 반도체장치를 구성하는 것이 중요하다.
캐리어의 주행영역의 길이의 상한은 설계상 없지만 실용적으로는 100㎚이하일 것이다. 또, 결정 입자의 직경의 하한도 특히 설정하기가 어렵지만 실용적으로는 100Å 이상에서 캐리어의 이동도를 확보할 수가 있다. 따라서, 캐리어의 주행 영역의 길이와 결정 입자의 직경과의 비는 실용적으로 10000배 정도가 상한이 될 것이다. 반도체 층의 두께로서는 채널이 형성되면 되는 것이기 때문에 최소한 100㎚ 이상이면 되고, 500㎚ 이상인 것이 보다 바람직하다.
기판으로써는 유리기판을 비롯하여 세라믹기판등의 비정질 또는 다결정 기판이 유용하다. 특히 가격면에서, 유리기판은 저렴하다. 또한, 기판으로써 투광성이 것을 사용할 수가 있다. 또, 기판의 열팽창 계수(Csub)와 형성하는 반도체 물질의 열팽창 계수(Csemi)의 비(Csub/Csemi)를 0.3∼3.0의범위로 설정하는 것이 산포가 없는 반도체장치를 실현하는데 중요하다. 물리적인 상세한 이유에 대해서는 잘 알 수 없지만 기판과 반도체 층의 열팽창 계수의 차에 따라서 반도체층으로의 스트레스가 가해지기 때문인 것으로 추정하고 있다.
또한, 양호한 다결정 반도체막의 증착방법은 다음과 같다.
초 고진공을 달성할 수 있는 진공증착장치는 통상의 초 진공장치를 갖는 증착장치이면 사용할 수가 있다. 증착중인 진공도는 1×10-8Torr미만의 고진공으로 된다. 또, 특히 증착중의 잔류기체인 O2는 특성에 나쁜 영향을 미치게 되므로, 산소 분압은 1×10-9Tor 미만으로 된다.
증착속도는 1000Å/hour 내지 10000Å/hour를 사용한다.
결정 입자의 직경에 제1도는 증착막의 두께, 기판온도, 증착속도 및 진공도를 제어함으로 우선적인 목적을 달성할 수가 있다. 제1도는 기판온도를 600℃, 증착속도를 5000Å/hour, 증착중의 진공도를 8×10-9Torr의 조건하에서의 실리콘 증착막의 두께와 결정 입자의 평균직경과의 관계를 도시한 도면이다. 막의 두께는 수정 진동자를 사용하여 측정하였다. 또, 경우에 따라서는 레이저 어닐등의 수단에 따라서 결정 입자의 직경을 제어하여도 된다.
다결정 실리콘막을 가공하여 반도체장치를 제작하기 위해서는 몇 단계의 공정을 거치지 않으면 안되는데 이들 공정에서의 열처리 온도를 초결징 유리의 연화점인 820℃ 보다 낮게 하는 것에 따라서 본 발명의 이점을 충분히 발휘시킬 수 있다. 연화점이 낮은 유리기판을 사용하였을 때에는 더욱 낮게, 예를 들면 550℃ 이하로 억제하는 것이 가능하다. 다음에는 트랜지스터의 예로써 연화점이 낮은 유리기판 위에 MOS형 전계효과 트랜지스터를 형성하는 경우의 예에 대하여 설명한다.
게이트 산화막을 얻기 위해서는 일반적으로 실리콘 기판의 열산화법에 따르고 있지만, 열산화의 경우 10000℃ 이상의 고온을 필요로 하므로 현재의 목적에는 사용할 수가 없다. 이 예에서는 300℃ 이상 500℃ 이하의 온도에서 SiH4와 O2를 반응시키든가 400℃ 이상 800℃ 이하의 온도에서 SiH4와 NO2를 반응시켜서 SiO2막을 기상 성장시키고, 이 기상 성장된 SiO2막을 게이트 산화막으로써 사용한다.
또, 종래에는 소오스영역과 드레인영역을 형성하기 위하여 열확산에 따라서 P+층과 N+층을 형성하는 방법이 일반적으로 사용되고 있다. 그러나 이 방법은 1150℃정도의 열처리를 필요로 하므로 낮은 연화점을 간는 유리기판위에 트랜지스터를 형성한다는 현재의 목적에는 사용할 수가 없다. 본 발명에서는 열확신 대신에 이온주입법에 따라서 P+층 또는 N+층을 형성하는 방법을 사용한다. 이온주입후에, 전기적으로 활성화학 위하여 열처리하지만, 이때 열처리온도는 사용하는 기판의 연화점 보다 낮게 억제할 필요가 있다. 그래서, 예를 들면 BF+ 2와 같은 550℃정도의 저온 열처리에 의해 높은 활성화를 할 수 있는 이온주입을 하든가 또는, 예를 들면 B+이온등을 주입한 다음에 리버스 어닐링 효과(reverse annealing effect)가 일어나기 직전의 500℃∼600℃정도의 온도에서 열처리를 실행하는 등의 방향을 채용한다. P+이온, As+이온등의 경우에, 리버스 어닐링 효과는 B+이온일 때만큼 현저하게 나타나지는 않지만 500℃∼600℃정도의 열처리에서 충분히 활성화할 수 있다. 따라서, 500℃∼600℃정도의 저온공정으로 P+층, N+층 어느 것이든지 형성할 수가 있다. 초 경질 유리와 같이 연화점 온도가 800℃ 보다도 더 높은 기판을 사용할 경우에는 800℃의 온도에서 열처리를 하여도 좋은 것은 물론이다.
이상과 같은 제조방법을 사용하는 것에 따라서 면적을 넓게 하는 것 또는 길이를 길게 하는 것이 가능하고, 또 캐리어의 이동도가 1㎠/V. SEC 이상의 반도체재료를 얻을 수가 있다.
이하, 본 발명을 실시예에 따라서 상세하게 설명한다.
[실시예]
유리기판위에 다결정 실리콘막을 형성하고, 이 다결정 실리콘막의 표면층에 채널을 마련한 구조의 N 채널 MOS형 전계효과 트랜지스터를 제작하는 경우의 실시예를 제2a도∼제2h도의 공정 설명용 단면도를 사용하여 설명한다.
먼저 기판을 초 고진공으로 달성할 수 있는 진공 증착 장치내에 장착한다. 장치는 일반적인 장치로 충분하다.
유리기판(규산알루니늄 유리 : 열팽창 계수=32×10-7/℃(1)위에 기판온도 600℃, 증착중의 진공도 8×10-9Torr, 증착속도 5000Å/horr)의 조건에서 진공증착을 하는 것에 의해 실리콘막(2)를 1.5㎛의 두께로 피착시킨다(제2a도). 형성된 실리콘막(2)는 붕소가 약간 도우프된 P형의 다결정 실리콘이며, 결정 입자의 직경은 약 2000Å, 캐리어의 이동도는 약 2㎠/V. SEC이다. 실리콘막의 열팽창 계수는 약 25×10-7/℃(300°K)이다.
다음에 기판온도 400℃에서 기상성장법에 의하여 SiO2막(3)을 5000Å의 두께로 피착한다(제2b도). 다음에 제2c도에 도시한 것과 같이 이 SiO2막에 소오스영역과 드레인영역의 구멍을 만든다. 소오스영역과 드레인영역 사이의 간격은 20㎛로 되게 한다. 따라서, 채널의 길이는 20㎛로 된다. 다음에 100KeV의 에너지의 P+이온을 1×1016/㎠의 도우스량으로 주입하고 N2의 분위기중에서, 600℃에서 30분 동안 열처리하는 것에 따라서 소오스영역과 드레인 영역에 N+층(4)를 형성한다(제2d도). 다음에 제2e도에 도시한 것과 같이 필드용 산화막(5)를 남겨두고 SiO2막을 제거한다. 재차 기상성장법에 의해 게이트산화막용 SiO2막(6)을 7500Å의 두께로 피착한다(제2도f). 또한 포토에칭공정에 의하여 전극 접촉용 구멍을 제2g도에 도시한 것과 같이 만들고나서 전면에 A1을 증착한다. 다음에 포토에칭공정에 의하여 A1을 가공하여서 소오스전극(7), 드레인전극(8), 게이트전극(9)를 형성한다(제2h도). 그 다음에 H2분위기중에서, 400℃에서 30분간 열처리를 실행한다. 이상과 같은 공정에 의하여 다결정 실리콘막의 표면층에 길이가 20㎛인 채널이 마련된 구조의 박막 MOS 전계효과 트랜지스터가 제작된다. 이 반도체장치는 트랜지스터로 양호하고 안정한 특성을 갖는다.
제3도에 시험 제작된 MOSFET의 실온에 있어서의 특성예를 도시한다. 게이트전압 VG를 피라미터로 한 드레인 전류 ID대 드레인전압 VDS와의 특성이다.
본 예에서 채널의 길이가 10㎛에 대해서 결정 입자의 직경은 약 2000Å이다. 따라서, 캐리어의 주행 방향으로 충분하게 다수의 결정 입자가 존재하여 캐리어의 다수의 결정 입자의 경계의 영향을 받고, 그 영향에 의한 효과는 많은 소자를 제조하였을 때에 특성이 균일화된다.
제4도는 여러가지 종류의 결정 입자의 평균직경의 실리콘막을 형성하고, 상술한 것과 같은 반도체장치를 제조하여 그 트랜스 콘덕턴스를 비교한 결과를 도시한 것이다. 트랜스 콘덕턴스의 값은 입자의 평균직경이 150㎚일 때를 대표값(1)로 하여 상대값으로서 나타내었다. 결정 입자의 평균직경이 150㎚이하로 되면 트랜스 콘덕턴스는 대폭적으로 낮아지는 것을 알 수가 있다. 결정 입자의 평균직경이 150㎚, 200㎚, 300㎚의 반도체층을 사용하여 여러가지 종류의 게이트의 길이를 갖는 MOS형 전계효과 트랜지스터를 제조하고, 그 트랜스 콘덕턴스의 산포를 테스트하였다. 캐리어의 주행 거리의 결정 입자의 직경과의 비가 10배 미만일 때에는 트랜스 콘덕턴스(상대값)=1에 대하여 (
)정도의 산포를 나타내었다. 트랜스 콘덕턴스=0의 조건은 실질적으로 동작 불능을 의미하고 있다. 한편 캐리어의 주행 거리에 대한 결정 입자의 직경과의 비가 10배∼50배로 되면 ±0.7∼±0.8정도의 산포이고, 그의 비가 50배를 넘으면 ±0.3∼±0.4정도의 산포이고, 또 그의 비가 200∼1000배 정도 일지라도 ±0.3∼±0.4정도의 산포이었다.
따라서, 캐리어의 주행 거리와 결정 입자의 평균직경과의 비를 적어도 10배 이상으로, 보다 바람직하게는 50배이상으로 해야 한다는 것을 알 수가 있다.
표 1은 여러가지 종류의 기판 예를 사용하며 마찬가지의 MOS형 전계효과 트랜지스터를 제조하고, 그 트랜스 콘덕턴스(gm)를 측정한 결과를 나타낸 것이다. 또, 가열처리는 500℃이하의 온도에서 실행하였다. 석영유리(quartz grass)나 소다석회유리(soda lime grass)로써는 양호한 특성의 트랜지스터를 얻을 수가 없었다. 기판과 그 위에 탑재되는 반도체층과의 열팽창 계수의 비를 소정의 값으로 설정하는 것이 바람직하다.
[표 1]
Claims (12)
- 기판(1)위에 다결정 실리콘막(2)를 형성하고, 상기 다결정 실리콘막(2)가 캐리어를 주행시키기 위한 한쌍의 전극영역(4)와 상기 캐리어를 제어하는 수단(7, 8, 9)를 적어도 포함하는 다결정 박막 트랜지스터에 있어서, 상기 캐리어를 주행시키는 영역의 길이는 캐리어의 주행방향으로 상기 다결정 실리콘의 결정 입자의 평균직경의 10배 이상이고, 상기 캐리어를 주행시키는 영역내의 상기 결정 입자의 평균직경은 적어도 150㎚이상인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 캐리어를 주행시키는 영역의 길이는 캐리어의 주행방향으로 상기 결정 입자의 평균직경의 적어도 50배 이상인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 기판의 열팽창 계수와 상기 다결정 실리콘막의 열팽창 계수와의 비는 0.3∼3.0범위내에 있는 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 다결정 실리콘막은 초 고진공에서 진공증착에 의해 형성된 다결정막인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 결정 입자의 직경은 300㎚이하인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 캐리어를 주행시키는 영역은 100㎛이하인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 캐리어를 주행시키는 길이는 캐리어의 주행방향으로 결정 입자의 직경이 10000배 이하인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 캐리어를 주행시키는 영역의 두께는 100㎚이상인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 캐리어를 주행시키는 영역의 두께는 500㎚이상인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 기판은 유리기판인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 기판은 세라믹스 기판인 다결정 박막 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 기판은 투광성 기판인 다결정 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010455A KR910001910B1 (ko) | 1981-08-19 | 1990-07-11 | 평면 표시 장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56-128757 | 1981-08-19 | ||
| JP56128757A JPS5831575A (ja) | 1981-08-19 | 1981-08-19 | 多結晶薄膜トランジスタ |
| JP128757 | 1981-08-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR840001391A KR840001391A (ko) | 1984-04-30 |
| KR900008942B1 true KR900008942B1 (ko) | 1990-12-13 |
Family
ID=14992707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR8203569A KR900008942B1 (ko) | 1981-08-19 | 1982-08-09 | 다결정 박막 트랜지스터 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5831575A (ko) |
| KR (1) | KR900008942B1 (ko) |
| CA (1) | CA1195784A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515967A (ja) * | 1974-07-03 | 1976-01-19 | Suwa Seikosha Kk | Handotaisochi |
| JPS5617083A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
-
1981
- 1981-08-19 JP JP56128757A patent/JPS5831575A/ja active Pending
-
1982
- 1982-08-09 KR KR8203569A patent/KR900008942B1/ko active
- 1982-08-18 CA CA000409651A patent/CA1195784A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831575A (ja) | 1983-02-24 |
| KR840001391A (ko) | 1984-04-30 |
| CA1195784A (en) | 1985-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| US6020231A (en) | Method for forming LDD CMOS | |
| KR970004844B1 (ko) | 반도체 장치 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| EP0073603B1 (en) | Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit | |
| KR900008942B1 (ko) | 다결정 박막 트랜지스터 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| Zhao et al. | A vertical submicron polysilicon thin-film transistor using a low temperature process | |
| JPH05183164A (ja) | 半導体素子 | |
| KR910001910B1 (ko) | 평면 표시 장치 | |
| JPH07153956A (ja) | 薄膜トランジスタおよびその製造方法 | |
| EP0043691B1 (en) | Semiconductor device having a polycrystalline semiconductor film | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2904095B2 (ja) | 単一電子素子の製造方法 | |
| KR100305524B1 (ko) | 플랫패널의제조방법 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| KR0138874B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP2553778B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR0129817B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| JP2648784B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19820809 |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19860819 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19820809 Comment text: Patent Application |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19891125 Patent event code: PE09021S01D |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19900521 Patent event code: PE09021S01D |
|
| PG1605 | Publication of application before grant of patent |
Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19901112 |
|
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19910311 |
|
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19910327 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19910327 End annual number: 3 Start annual number: 1 |
|
| PR1001 | Payment of annual fee |
Payment date: 19931118 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 19941124 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 19951127 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 19961210 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 19971210 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 19981204 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 19991207 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20001130 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20011207 Start annual number: 12 End annual number: 12 |
|
| PC1801 | Expiration of term |