KR900005878B1 - 비디오 화상 중첩장치및 방법 - Google Patents

비디오 화상 중첩장치및 방법 Download PDF

Info

Publication number
KR900005878B1
KR900005878B1 KR1019860001249A KR860001249A KR900005878B1 KR 900005878 B1 KR900005878 B1 KR 900005878B1 KR 1019860001249 A KR1019860001249 A KR 1019860001249A KR 860001249 A KR860001249 A KR 860001249A KR 900005878 B1 KR900005878 B1 KR 900005878B1
Authority
KR
South Korea
Prior art keywords
signal
image
output
image signal
gate
Prior art date
Application number
KR1019860001249A
Other languages
English (en)
Other versions
KR860006890A (ko
Inventor
아스틀 브라이언
데이비드 리플레이 제랄드
Original Assignee
알 씨 에이 코오포레이숀
글렌 에이치. 브루스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 코오포레이숀, 글렌 에이치. 브루스틀 filed Critical 알 씨 에이 코오포레이숀
Publication of KR860006890A publication Critical patent/KR860006890A/ko
Application granted granted Critical
Publication of KR900005878B1 publication Critical patent/KR900005878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

비디오 화상 중첩장치 및 방법
제1도는 본 발명의 개략 회로도,
제2도는 제1도의 회로에 대한 선택된 모드에서의 신호 파형도.
제3도는 제1도에 도시된 혼합기의 개략 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 중첩장치 12 : 제1지연 회로.
16 : 혼합기 20 : 제2지연 회로.
22 : 제1단 안정 멀티바이브레이터 24 : OR 게이트
26,126,134 : 인버터 28 : 제2단 안정 멀티바이브레이터
30 : ANL게이트 102,116 : 제1및 제2버퍼 증폭기
110 : 출력 증폭기
112 : n채널 제1전계효과 트랜지스터(FET)
124 : 제2전계효과 트랜지스터 또는 증폭기 클리퍼 회로
128 : 제1NOR 게이트 130 : 제2NOR 게이트
132 : 궤환형 n채널 제3전계효과 트랜지스터
200 : 물체 202 : 주변지역
본 발명은 표시내부의 한 비디오 화상을 또 다른 화상위에 중첩하기 위한 장치 및 방법에 관한 것으로, 특히 컴퓨터 제어형 비디오 표시부에 대한 중첩에 관한 것이다.
컴퓨터는 종종 게임이나 도식적인 표시를 위한 비디오 화상을 발생시키는데, 이것은 여러가지 전위(foreground)물체에 나타난 후위(background)장면을 표시하는 단일화상을 메모리에 기억함으로써 행해진다. 예를들어, 상기 후위는 별과 유성이 존재하는 우주공간일 수도 있고, 그리고 전위는 공간을 가로지르는 우주선 및 운석과 같은 일련의 물체들일 수도 있다. 종래보다 더욱 정교하게된 컴퓨터 표시부는 상기 후위 장면과 전위물체를 따로 따로 표시하는 2가지의 영상(Video)신호를 사용한다. 이러한 후위영상 신호가 컴퓨터, 즉 컴퓨터 메모리의 일부분에 기억된 화상에서 발생되며, 이는 비디오 디스크에 장면의 재생에 의해 생성되거나 데이터 소오스로부터 발생된다. 통상, 전위 물체나 혹은“스프라이트(sprite)”는 컴퓨터에 의해 독립적으로 발생되어 메모리의 또 다른 부분에 기억된다.
이러한 전위 영상 물체를 겹쳐지게 하는 것(overlay)은 2개의 영상 소오스 사이를 절환하여 후위 화상부분을 전위 물체로 대체함으로써 행해진다. 이와 유사한 기법이 타이틀을 화상내에 삽입하는 텔레비젼 방송에 사용되고 있다. 그러나, 이와같은 방법은 전위물체 및 후위장면 사이에 날카로운 천이 단부를 생성하는 경향이 있는데, 이로 인해 종종 부자연스러운 합성화상, 즉 전위물체가 그것내에 혼합하는것 보다는 오히려 후위 화상으로부터 튀어나오는 현상을 초래되게 한다.
이와같은 부자연스러운 현상은 컴퓨터로 발생되는 전위 화상내에 물체를 형성하도록 사용되는 화상소자(픽셀)들의 유한 크기에 의해 더욱 증가된다. 이 유한 픽셀 크기는 종종 재그(jag)된 굴곡단부나 혹은 경사단부를 초래한다. 그리고 이들 재그된 단부는 또한 후위 화상에서 돌출하는 전위 물체를 나타나게 하며, 이에따라 최종 합성 화상의 출현을 부자연스럽게 한다.
본 발명의 제1 및 제2영상 신호를 처리하기 위한 영상 신호 장치는 제1영상 신호로 표시되는 물체를 제2영상 신호로 표시되는 화상위에 중첩하기 위한 수단을 포함한다. 본 발명에 의하면, 상기 장치는 물체의 적어도 한 단부에서 2가지 영상 신호를 혼합하기 위한 수단을 포함한다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
전위 영상 신호부분을 후위 영상 신호 위로 중첩하기 위한 장치(10)는 제1도에 도시되어 있다. 상기 장치는 보편적으로 비디오 게임 또는 그래프를 표시하기 위해 컴퓨터에 병합될 수 있으며 방송 텔레비젼을 포함하는 아날로그 영상 신호 시스템에도 응용할 수 있다. 후위 신호는 게임이나 혹은 그래프 표시의 후위 화상을 나타낸다. 그리고 전위 영상은 합성 화상을 형성하기 위해 후위 영상 화상위에 중첩되는 여러가지 물체 또는 패턴의 표시를 포함한다.
여기서 사용된“물체”란 용어는 중첩될 패턴을 표시하는 전위 영상 신호부분을 가리킨다. 그리고“물체단부”및 “물체의 단부”란 용어는 물체내에 있는 세부단부와는 반대되는 용어로서 물체의 외부단부를 표시하는 전위 영상 신호부분을 의미한다. 또, 본 발명의 명세서 및 청구범위의 도처에 사용된“비디오”란 용어는 화상 신호, 즉, 예를들면 통상의 영상 신호 혹은 기준성분(즉, 수평 및 수직동기펄스, 칼라버스트등)이 없는 통상의 신호를 의미한다. 후자의 예에 있어서, 기준성분 신호는 중첩장치(10)의 동작후에 화상에 가산된다.
제4도에 도시된 바와같이, 전위 영상은 개(dog)와 같은 물체(200)와 주변지역(202)을 포함한다. 합성 출력 화상에 있어서, 주변지역(202)은 후의 영상에 의해 대체될 것이다. 이러한 합성을 볼수 있는 방법은 전위 영상이 후위 영상 화상위에 중첩될 때 주변지역(202)을 투명하게 하는 것이다. 개(200)는 입, 눈 및 흑색스폿(204)과 같은 여러가지 세부를 포함할 수 있다.
주변지역(202) 및 물체(200)사이의 단부들을 스폿(204)과 같은 물체 세부의 내부단부들로부터 구별할 수 있도록 하기 위하여, 주변지역(202)이 흑색보다 더 검은 영상 신호 레벨로 표시된다. 예를들면, 기준 흑색이 0 볼트로 표시되고 백색이 1 볼트로 표시되면, 물체 주변지역(202)은 -0.5 볼트의 신호 레벨을 가질 수 있다. 여러가지 다른 형광 레벨, 즉 칼라는 0과 1볼트 사이의 전압으로 표시된다.
상기 전위 영상 신호 개요가 비록 본 명세서 전반에 걸쳐서 사용된다 하더라도 본 발명은 보다 덜 정교하게된 전위 영상 개요에도 사용될 수 있다. 여기서는 물체(200)는 어떤 세부를 포함하지 않으며, 간단한 2가지 상태의 영상 전위 신호가 사용될 수 있다. 이와같은 예에서의 물체는 하나의 영상 상태이며, 주변지역은 다른 상태이다. 이러한 물체 단부들의 검출은 2가지 상태간의 천이를 찾아냄으로써 이루어진다.
장치(10)는 후위 영상 신호가 라인(14)상에 공급되는 제1지연회로(12)를 포함한다. 이 제1지연회로(12)는 후위 신호를 예를들어, 1/2화상소자(픽셀)주기 만큼 지연시킨다. 그리고 이러한 제1지연막(12)의 출력은 라인(15)를 통해 영상 혼합기(16)의 한 영상 입력으로 공급된다.
후위 영상 신호에 대하여 동기화되는 라인(18)상의 전위 화상 영상 신호는 제2 지연회로(20)의 입력에 연결되어 후위 신호지연과 동일한 전위 신호로 지연시킨다. 이 지연된 전위 영상 신호는 라인(21)을 통해 제2지연회로(20)에서 영상 혼합기(16)의 다른 입력, AND 게이트(30), 및 제1단 안정 멀티바이브레이터 또는 원-쇼트(one-shot, 22)의 입력에 공급된다. 이돠같은 제1원-쇼트(22)는 흑색보다 더 검은 흑색으로부터 흑색(즉 흑색보다 더 밝은 흑색)으로 입력 영상내에 정(+)의 천이를 검출하여 길이 T1을 가진 펄스를 발생한다. 이러한 제1 원-쇼트(22)로부터의 출력 펄스가 OR 게이트(24)의 한 입력에 연결된다.
또한 전위 영상 신호는 인버터(26)에 의해 반전된 다음 제2 원-쇼트(28)로 공급된다. 제2 원-쇼트(28)는 흑색(즉 흑색보다 더 밝은 흑색)에서 흑색보다 더 검은 흑색으로의 천이에 대응하는 반전된 전위 영상 신호내에 정의 단부를 검출하여 길이 T2를 가진 펄스를 발생한다. 제2원-쇼트(28)의 펄스 길이 T2는 제1원-쇼트 펄스 길이 T1보다, 예컨데1/2 픽셀 주기 만큼 더 길어진다. 이러한 제2원-쇼트(28)의 출력은 OR 게이트(24)의 다른 입력에 연결된다. 그리고 이 OR 게이트(24)의 출력은 AND 게이트(30)의 다른 입력으로 연결되고, 이 AND 게이트(30)의 출력은 혼합기(16)의 모드제어 입력(32)으로 연결된다.
제1도의 중첩장치(10)는 컴퓨터화된 비디오 게임이나 그래프 표시부일 수가 있는데, 여기서 후위 영상 화상이 라인(14)상에 공급되고 전위 영상 물체가 라인(18)상의 영상 화상내의 물체가 후위 화상으로 혼합된다.
이러한 중첩장치(10)의 동작은 제2a도 및 제2b도의 전압파형도를 참고하면 가장 잘 이해될 수 있다. 제2a도 및 제2b도 에서의 여러가지 파형 좌측편의 문자들은 파형이 나타나는 제1도의 절점들의 문자와 동일한 것이다.
제2a도는 물체의 상승구간을 표시하는 신호 천이가 전위 영상 신호에서 검출될 때 발생되는 파형을 도시한다. 제로 시간까지는 전위 영상 신호가 예를들어, 흑색보다 더 검은 흑색을 갖는 저 레벨에 있게되고, 단지 후위 영상 화상만이 혼잡기(16)에 의해 라인(34)상에 전송된다.
제로시간 에서는 최소한 기준 흑색 레벨까지의 천이에 의해 표시되는 물체 단부가 파형 A상에 표시된 바와같은 라인(18)상의 후위 영상에 나타난다. 이러한 신호는 인버터(26)(파형 B)에 의해 반전되는데, 그 이유는 반전된 단부가 음(-)의 신호이기 때문이며, 제2원-쇼트(28)는 파형 E에 도시된 바와같이 트리거되지 않는다.
전위 화상 신호는 파형 C로 도시된 바와같이, 제2지연 회로(20)에 의해 주기 T 동안 지연된다. 시간 T에서는 지연된 신호내의 물체 단부의 정의 신호가 시간 T에서 T+T1(파형 D)까지 펄스를 발생하는 제1원-쇼트(22)를 트리거한다. 제2원-쇼트(28)의 출력이 낮을 때, 제1원-쇼트(22)로부터의 펄스는 OR게이트(24)를 통하여 AND 게이트(30)로 전송된다.
제1원-쇼트(22)로부터의 펄스와 전위 화상재의 물체를 표시하는 신호가 AND 게이트 입력에 나타나는 동안은, AND 게이트(30)는“고”논리 레벨을 혼합기(16)(파형 G)의 모드 제어 입력으로 보낼 것이다. 영상 입력을 위한 AND 게이트(30)의 임계 레벨은 기준 흑색 레벨보다 약간 적게 설정된다. 입력(32)에서의 이와같은 고레벨은 라인(34)상이 후위 및 전위 화상의 혼합 출력을 혼합기(16)로 하여금 생성하게 하고, 상기 2가지 화상은 제1 및 제2지연 회로(12,20)에 의해 동일하게 지연된다.
시간 T+T1에서 제1원-쇼트(22)에서의 펄스가 끝나고(파형 D),물체가 전위 영상에 존재하더라도 AND 게이트(30)는 저논리 레벨을 혼합기(16)의 모드 제어 입력(32)(파형 G)에 공급된다. 2가지 영상 신호의 혼합이 끝나면, 나중에 상세하게 설명되는 바와같이 단지 전위 영상만이 혼합기(16)에 의해 전송된다.
전위 물체 영상 신호만의 전송은 제2b도에 도시된 바와같은 하강 구간이 검출될까지 계속된다. 제로 시간에서는 물체의 하강 구간이 라인(18)(파형 A)상에 전위 영상신호로 나타난다. 인버터(26)에 의해 반전될때의 이와같은 구간은 제2원-쇼트(28)(파형 E)를 트리거시키는 정의 천이(파형 B)를 갖는다. 이러한 것은 OR 게이트(24)를 통해 AND 게이트(30)로 공금되는 시간 0에서 시간 T2까지 제2원-쇼트의 출력에서 펄스를 생성한다.
물체의 영상 신호가 제2지연 회로(20)에 의해 주기 T 동안 지연되기 때문에, AND 게이트(30)의 다른 입력에 인가되는 전위 영상도 또한 시간 T 및 T2이전까지 고레벨 상태로 된다. 따라서, 고레벨 모드 제어신호(파형G)는 구간 0내지 T동안의 후위 및 전위 화상의 혼합 출력을 생성하는 혼합기(16)의 모드 제어 입력(32)에 인가된다. 시간 T 후에는 단지 후위 화상만이 혼합기(16)에 의해 전송된다.
전위 물체들의 단부에서 전위 및 후위 영상 화상은 동일한 량, 즉 통상적으로 1/2픽셀 주기 만큼 지연된다. 초중첩장치(10)의 복잡성 및 비용은 후위 지연회로(12)를 제거함으로써 감소될 수 있다. 이러한 것은 2가지 영상 화상이 서로에 대해 조금씩 시프트되게 한다. 그러나, 그 지연이 비교적 짧은 (즉,1/2픽셀 주기)동안은 이러한 영상화상이 서로에 대해 조금씩 대수롭지 않을 것이며 비동기화된 2개의 신호에 대한 혼합 결과로서 출력에 불연속성을 생성하지 않을 것이다.
중첩장치(10)의 동작에 대한 상기 설명으로부터 알 수 있는 바와같이, 혼합기(16)는 물체가 전위 영상 화상에 존재할때를 제외하고는 후위 영상을 통과시킨다. 이러한 물체가 회로(10)에 의해 검출될 때, 혼합기(16)는 후위 화상위에 물체를 중첩시키며 물체 단부에서 2개의 화상을 혼합시킨다. 물체의 수직 단부를 혼합하기 위한 혼합 회로의 세부는 제3도에 도시된다. 제1지연회로(12)로부터의 후위 영상 신호 신호는 저항기(100)를 통해 제1버퍼 증폭기(102)의 비반전 입력으로 연결되는 라인(15)상의 혼합기(16)에 공급된다. 제1증폭기(102)의 출력은 궤환저항기(104)에 의해 그것의 반전 입력으로 연결된다. 직렬 접속된 2개의 저항기(106,108)는 제1증폭기의 출력을 출력 증폭기(110)의 반전 입력으로 연결시킨다. 제1의 n채널 전계효과 트랜지스터(FET)(112)는 2개의 직렬 접속된 저항기(106,108)간의 절점 X를 트랜지스터의 소오스-드레인 전도 통로를 통하여 접지로 연결시킨다.
출력증폭기(110)의 비반적 입력은 도시된 바와같은, 즉 상쇄 바이어스 저항기를 통해 접지로 직접 연결될 수 있다. 제1궤환저항기 R1은 출력 증폭기의 반전 입력 및 그 출력 사이를 연장시킨다. 그리고 한쌍의 직렬 접속된 궤환저항기R2및 R3는 제1궤환 저항기 R1과 병렬로 연결된다. 각각의 저항기 R2및 R3는 R1에 대한 저항값의 1/2이다. 궤환 저항기 R2및 R3사이의 결점 Z는 궤환형 n채널FET(132)의 소오스 드레인 통로를 통하여 점지에 연결된다.
라인(21)상의 전위 영상화상 신호는 저항기(114)를 통해 제2증폭기(116)의 비반적 입력에 공급된다. 그리고 제2증폭기의 출력은 궤환 저항기(118)에 의해 그 반전 입력에 연결된다. 또한, 제2증폭기(116)로부터의 출력은 2개의 직렬접속된 저항기(120,122)를 통해 출력증폭기(110)의 반전 입력에 연결된다. 이러한 직렬 접속된 저항기(120,122)간의 절점 Y는 제2의 n채널 FET(124)의 소오스 드레인 통로를 통해 접지에 연결된다.
제2증폭기(116)의 출력은 또한 혼합기(16)내의 디지털 제어 회로를 구동시키는데 사용하기 위해 전위화상신호를 변환 및 조절하는 증폭기클리퍼회로(124)에 공급된다. 이러한 증폭기 클리퍼의 입력임계는 기준 흑색보다 더 적게 설정된다. 증폭기 클리퍼(124)의 출력은 인버터(126)를 통해 제1NOR 게이트(128)의 한 입력으로 연결되고 제2NOR 게이트(130)의 한 입력에 직접 연결된다. 이러한 2개의 NOR게이트(128,130)의 다른 입력들은 혼합기(16)의 모드 제어 입력(32)에 연결된다. 그리고 제1NOR 게이트(128)의 출력은 제1FET(112)의 게이트에 연결되고, 제2NOR 게이트(130)의 출력은 제2FET(124)의 게이트에 연결된다. 또한 모드제어 입력은 인버터(134)를 통해 궤환 FET(132)의 게이트에 연결된다.
혼합기(16)의 동작은 라인(21)상의 전위 영상화상내 물체의 존재여부에 의해 제어된다. 전위물체가 존재하지 않는다고 가정하면(제2a도에서 제로 시간 이전), 기준흑색 이하의 레벨이 제2증폭기(116)와 클리퍼(124)의 출력에서는 존재하지 않을 것이다. 따라서, 제2NOR 게이트(130)의 한 입력은 저 레벨(0)상태가 될 것이며 인버터(126)는 제1NOR 게이트(128)의 대응 입력에서 고(1)레벨을 생성할 것이다. 전위물체가 존재하지 않을 경우에 라인(32)(제1도)상의 AND 게이트(30)로부터의 모드제어 입력은 저 레벨이 된다.
따라서, 물체가 존재하지 않을 때, 제1NOR 게이트(128)출력은 제1FET(112)를 턴 오프하도록 저레벨이 되고 제2NOR 게이트(130)출력은 전위 영상신호를 접지로 단락시키는 제2FET(124)를 턴 온하도록 고레벨이 된다. 이와같은 상태에서는 단지 후위화상신호만이 출력증폭기에 도달한다.
모드 제어입력(32)에 대한 저 레벨이 인버터(134)에 의해 반전될때는 궤환 FET(132)를 턴온시킨다. 궤환 FET가 전도할 때, 저항기 R2및 R3은 단지 R1과 같은 실효 궤환저항값을 생성하도록 궤환 통로로부터 제거된다.
전위물체의 상승구간이 존재할때(제2a도에서 제로시간), 상술된 바와같은 구간이 제1도의 회로에 의해 검출되며 모드제어 입력(32)상의 고 레벨을 초래한다. 제1 및 제2NOR 게이트(128,130)에 인가될때의 고모드 입력은 NOR게이트들의 다른 입력에 대한 신호 레벨에 상관하지 않고 각기 제1,제2FET(112,124)를 턴 오프한다. 이것은 후위 및 전위 영상신호를 출력 증폭기(110)의 입력에 인가되게 한다.
출력증폭기(110)에 대한 입력 레벨이 2개의 영상신호의 인가에 의해 증가되기 때문에, 증폭기의 이득은 출력 레벨을 동일하게 하도록 감소되어야 한다. 인버터(134)에 의해 반전되는 경우의 고 레벨모드 제어신호는 궤환 FET(132)를 턴 오프시킨다. 저항기 R2및 R3사이의 절점 Z 이 접지되어 있지 않을 때 모두 3개의 궤환 저항은 다음과 같은 실효 저항값을 생성하는 회로내에 있다. 즉,
Figure kpo00001
그러나 R2및 R3이 1/2 R1과 같을 때 R1=R2+R3이다. 그러므로
Figure kpo00002
즉1/2 R1이다. 따라서, FET(132)의 턴 오프 상태는 음의 궤환을 증가시키고 출력 증폭기의 이득을 1/2로 떨어뜨리는 실효 저항값을 감소시킨다.
시간 T+T(제2a도)에 도달되면, 모드제어 입력은 저레벨로 복귀한다. 그러나, 전위물체가 여전히 존재하고 있기 때문에 클리퍼(124)로부터의 출력은 높아진다. 이와같이 제2NOR 게이트(130)에 인가되는 고 레벨은 제2FET(124)를 턴 오프되게하며, 인버터(126)가 저레벨을 제1NOR 게이트(128)에 인가하므로 제1FET(112)는 후위신호를 접지로 단락시키도록 턴온된다. 따라서, 이러한 상태에서는 단지 후위화상 신호만이 출력 증폭기(110)에 인가된다. 인버터(134)를 통하여 FET(132)에 인가되는 저 모드 제어 레벨은 또한 제로시간 이전의 상태에 대하여 상술된 바와같이 출력증폭기(110)의 궤환 저항값을 R1레벨로 복귀시킨다.
물체의 하강구단이 검출될 때, 전위 및 후위 신호의 혼합은 상승구간 동안과 같은 상태가 발생된다. 혼합시간 T(제2b도)가 경과되면, 혼합기(16)는 상술한 제1상태로 되돌아 가는데, 여기서는 단지 후위영상화상만이 혼합기 출력(34)으로 이동한다.
제3도의 혼합기 회로는 전위 물체의 단지 수직구간만을 혼합한다. 수평구간을 혼합시키기 위해서는 추가의 회로가 제공될 수 있는데, 이 추가의 회로는 전체 수평선 시간에 의해 신호를 지연하고 수평구간의 검출동안 신호의 혼합을 생성한다.
상기 설명에 있어서, 혼합기(16)는 3가지 상태출력, 즉 후위영상만, 전위 위상만 또는 전위 및 후위영상 신호의 동일한 혼합만을 제공한다. 또한, 물체구간에서 2개의 영상신호에 대한 단일 혼합 대신에 혼합기(16)가 한 영상에서 다른 영상으로의 크로스-패드(cross-fade)를 제공할 있다. 예를들어, 물체의 상승구간의 검출시에 후위영상은 몇 개의 픽셀에 따라 점점 흐려지고 동시에 전위영상은 점점 밝아진다. 이러한 크로스-패드를 발생시키기 위한 장치는 텔레비젼 생산설비, 특히 영상 절환 설비에 이미 잘 알려져 있다. 업 다운 램프신호 발생기가 혼합기(16)내의 전위 및 후위 영상 신호에 대한 각각의 크기를 제어하기 위해 제공될 수 있다. 이와같은 크로스-패드의 구현이 물체를 후위장면으로 혼합한다.

Claims (11)

  1. 제1 및 제2영상 신호를 처리하기 위한 영상 신호처리 장치에 있어서, 제1영상 신호(전위 신호 A, 제2a도 : 18)로 표시된 물체를 제2영상 신호로 표시된 화상위로 중첩하기 위한 수단(10)을 구비하는데, 상기 중첩 수단은, 2개의 영상 신호를 적어도 물체의 한 단부에서 혼합하기 위해, 상기 제1영상 신호로 표시된 물체의 한 단부를 검출하기 위한 수단(22,28,24,30)을 포함하는 혼합수단(16)과 ; 적어도 물체의 한 단부 검출시에만 2개의 영상 신호의 상기 혼합을 인에이블링하는 수단(제3도 ; 32)을 구비하는 것을 특징으로 하는 영상 신호 처리 장치.
  2. 제1항에 있어서, 상기 단부 검출 수단은 제1영상 신호로 표시된 물체의 각 상승 및 하강 구간을 검출하는 신호를 발생하기 위한 회로를 구비하는데, 상기 혼합 수단은 각 상승 및 하강 구간 검출신호에 응답하는 것을 특징으로 한다.
  3. 제1항에 있어서, 상기 단부 검출 수단은, 상기 제1영상 신호를 지연시키고 이 지연된 제1영상 신호가 혼합 수단에 입력으로 연결되도록 하는 지연 수단(20)과 ; 지연 수단으로부터의 출력이 주어진 임계값에 도달할 때 출력 펄스(D, 제2a도)를 생성하기 위한 제1단 안정 멀티바이브레이터(22)와 ; 그것의 입력에 인가되는 제1영상 신호를 가진 인버터(26)와 ; 인버터의 출력이 주어진 임계값에 도달할 때 출력 펄스(E, 제2b도)를 생성하기 위한 제2단 안정 멀티바이브레이터(28)와 ; 제1단의 안정 멀티바이브 레이터의 출력에 연결된 입력과 제2단 안정 멀티바이브레이터의 출력에 연결된 또 다른 입력을 가진 OR 게이트(24)와 ; OR 게이트의 출력에 연결된 한 입력과 제1영상 신호지연 수단의 출력에 연결된 또 다른 입력을 가지며 제1영상 신호로 표시된 물체 단부의 존재를 지시하기 위해 혼합수단에 연결되는 출력을 가진 AND 게이트(30)를 구비하는 것을 특징으로 하는 장치.
  4. 제4항에 있어서, 상기 제2영상 신호를 지연하고 이 지연된 제2영상 신호를 상기 혼합수단에 입력으로 연결하는 수단(12)를 추가로 구비하는 것을 특징으로 하는 장치.
  5. 제5항에 있어서, 상기 2개의 지연 수단은 동일한 시간 동안 각각의 신호를 지연하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 혼합수단(제3도 ; 16)은, 물체의 표시가 제1영상 신호로 존재할때와 단부검출 수단이 물체의 하강 구간의 존재를 지시하는 신호를 발생하지 않을 때, 제2영상 신호의 전송을 금지하기 위한 제1수단(112,126,128등)과 ; 물체의 표시가 제1영상 신호로 존재하지 않을 때, 제1영상 신호의 전송을 금지하기 위한 제2수단(124,130등)을 구비하는 것을 특징으로 하는 장치.
  7. 제7항에 있어서, 상기 제1수단은, 상기 제1영상 신호의 반전된 표시를 제공하기 위한 인버터(126)를 포함하는 수단과, 상기 단부 검출 수단에 연결된 한 입력과 상기 인버터의 출력에 연결된 또 다른 입력을 가진 1NOR 게이트(128)와, 제2영상 신호의 전송을 제어하고 제1NOR 게이트의 출력에 응답하는 제1스위치 수단(112)을 구비하며 ; 상기 제2수단은, 단부 검출 수단에 연결된 한 입력과 상기 제1영상 신호에 연결된 또 다른 입력을 가진 제2NOR 게이트(130)와, 제1영상 신호의 전송을 제어하고 제2NOR 게이트의 출력에 응답하는 제2스위치 수단(124)을 구비하는 것을 특징으로 하는 장치.
  8. 제8항에 있어서, 상기 혼합수단은, 제1 및 제2스위치 수단에 연결된 출력 증폭기(110)와 ; 이 증폭기 이득을 제어하기 위해 단부 검출 신호에 응답하는 수단(132,134, R2, R3)을 추가로 포함하는 것을 특징으로 하는 장치.
  9. 제8항에 있어서, 상기 제1 및 제2스위치 수단은 각각의 전계 효과 트랜스터를 구비하는 것을 특징으로 하는 장치.
  10. 제1항에 있어서, 상기 혼합 수단은 2개의 영상 신호를 크로스-패딩 하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  11. 제1영상 화상 신호로 표시된 물체를 제2영상 신호로 표시된 화상위로 중첩하기 위한 방법에 있어서, 물체가 제1영상 신호로 표시될 때 제1영상 신호만을 전송하는 단계와 ; 물체가 제1영상 신호로 표시되지 않을 때 제2영상 신호만을 전송하는 단계와 ; 제1영상 신호로 표시된 물체 단부의 존재여부를 검출하는 단계와 ; 물체 단부가 검출될 때 주어진 시간 주기 동안 제1 및 제2영상 신호의 혼합을 전송하는 단계를 구비하는 것을 특징으로 하는 비디오 화상 중첩 방법.
KR1019860001249A 1985-02-28 1986-02-22 비디오 화상 중첩장치및 방법 KR900005878B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70704485A 1985-02-28 1985-02-28
US707,044 1985-02-28

Publications (2)

Publication Number Publication Date
KR860006890A KR860006890A (ko) 1986-09-15
KR900005878B1 true KR900005878B1 (ko) 1990-08-13

Family

ID=24840133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001249A KR900005878B1 (ko) 1985-02-28 1986-02-22 비디오 화상 중첩장치및 방법

Country Status (6)

Country Link
JP (1) JPS61212172A (ko)
KR (1) KR900005878B1 (ko)
DE (1) DE3606456A1 (ko)
FR (1) FR2578130B1 (ko)
GB (1) GB2171875B (ko)
IT (1) IT1188385B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2220331B (en) * 1985-10-07 1990-09-12 Canon Kk Image processing system
JPS6282472A (ja) * 1985-10-07 1987-04-15 Canon Inc 画像処理方法
JP2693457B2 (ja) * 1987-10-26 1997-12-24 キヤノン株式会社 画像処理装置
JP2758180B2 (ja) * 1988-12-27 1998-05-28 株式会社東芝 縁取り信号処理回路
GB2246933A (en) * 1990-06-13 1992-02-12 Rank Cintel Ltd Production of multi-layered video composite
MY108648A (en) * 1991-05-03 1996-10-31 Thomson Consumer Electronic S A A television system having an ultrablack video signal blanking level for an on-screen character display.
US5261030A (en) * 1991-07-24 1993-11-09 Hughes Training, Inc. Real-time digital computer graphics processing method and apparatus
US5243447A (en) * 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system
DE69535693T2 (de) * 1994-12-23 2009-01-22 Nxp B.V. Einzelrasterpufferbildverarbeitungssystem
JP2812430B2 (ja) * 1996-07-22 1998-10-22 キヤノン株式会社 画像符号化方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1131539A (en) * 1967-08-19 1968-10-23 Hanns H Wolff Television apparatus for synthesizing a combined display of a plurality of targets
GB1405881A (en) * 1971-08-07 1975-09-10 Image Analysing Computers Ltd Information selection in image analysis systems employing line scanning
US3989888A (en) * 1975-08-14 1976-11-02 Sarkes Tarzian, Inc. Horizontal and vertical soft edge video transition system with edge compression
DE2616593C2 (de) * 1976-04-14 1985-07-11 Robert Bosch Gmbh, 7000 Stuttgart System zur Umschaltung zwischen zwei Farbfernsehsignalen
JPS5423318A (en) * 1977-07-25 1979-02-21 Sony Corp Reduction system for crosstalk of wope screen
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
GB1605135A (en) * 1978-05-31 1982-02-10 Secretary Industry Brit Variable image display apparatus
US4293872A (en) * 1978-07-24 1981-10-06 Dr.-Ing. Rudolf Hell Gmbh Production of printing blocks or forms
US4183045A (en) * 1978-08-30 1980-01-08 Rca Corporation Chroma keying selector system
NL7903241A (nl) * 1979-04-25 1980-10-28 Philips Nv Televisie sleutelsignaalschakeling.
US4386363A (en) * 1981-04-10 1983-05-31 Ampex Corporation Chroma key switching signal generator
CA1187166A (en) * 1981-07-09 1985-05-14 Kaichi Yamamoto Digital chromakey apparatus
GB2113950B (en) * 1982-01-15 1986-10-01 Quantel Ltd Image composition system
DE3341371C2 (de) * 1982-11-16 1989-09-21 Dainippon Ink And Chemicals, Inc., Tokio/Tokyo Verfahren und Einrichtung zum Erzeugen eines kombinierten Bildsignals

Also Published As

Publication number Publication date
IT1188385B (it) 1988-01-07
GB2171875B (en) 1988-07-06
IT8619414A0 (it) 1986-02-14
DE3606456A1 (de) 1986-09-04
FR2578130B1 (fr) 1990-02-02
KR860006890A (ko) 1986-09-15
FR2578130A1 (fr) 1986-08-29
GB2171875A (en) 1986-09-03
DE3606456C2 (ko) 1988-09-08
IT8619414A1 (it) 1987-08-14
JPS61212172A (ja) 1986-09-20
GB8604013D0 (en) 1986-03-26
JPH0581112B2 (ko) 1993-11-11

Similar Documents

Publication Publication Date Title
US4827344A (en) Apparatus for inserting part of one video image into another video image
US4249212A (en) Television picture special effects system using digital memory techniques
KR900005878B1 (ko) 비디오 화상 중첩장치및 방법
DE69113241T2 (de) Busschnittstellenschaltung für ein Multimediensystem.
US4233631A (en) Television system for displaying and recording paths of motion
JPH0153555B2 (ko)
ATE311724T1 (de) Verfahren und system zur abhaltung von videokonferenzen
KR900019002A (ko) 조합 회로
DE3243487C2 (de) Bildsteuereinrichtung eines Fernsehempfängers für die Schirmbildwiedergabe von Video- als auch Graphiksignalen
JPS62502788A (ja) 種々のワイプボ−タを生じさせるための装置及び方法
KR920022846A (ko) 촬상장치
DE102016119640A1 (de) System zur Erzeugung angereicherter Bilder
JP3289892B2 (ja) 信号切換出力装置
DE3632484A1 (de) Fernsehempfaenger fuer mehrere videosignale
US4831446A (en) Video signal output selection circuit
JPH0215786A (ja) アナログ制御ミキサおよび方法
GB2276792A (en) Depth related special video effects
US5486873A (en) Screen-art circuit adopting an analog method
JP2613121B2 (ja) スーパーインポーズ装置
JPH05328265A (ja) 液晶表示装置の駆動装置
JPS61225984A (ja) Ｃｒｔ表示画像撮影装置
JPS6282783A (ja) コントラスト強調回路
Wilson SUPERIMPOSED CAPTIONS ON PRE‐RECORDED MATERIAL
KR19980045564A (ko) 칼라 텔레비젼의 프론트 포치 및 백 포치 기간 조정 회로
JPS639371A (ja) ミユ−ト時の同期信号補正回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950614

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee