KR900004266B1 - 실리콘질화막의 건식엣칭방법 및 건식엣칭장치 - Google Patents

실리콘질화막의 건식엣칭방법 및 건식엣칭장치 Download PDF

Info

Publication number
KR900004266B1
KR900004266B1 KR1019870005454A KR870005454A KR900004266B1 KR 900004266 B1 KR900004266 B1 KR 900004266B1 KR 1019870005454 A KR1019870005454 A KR 1019870005454A KR 870005454 A KR870005454 A KR 870005454A KR 900004266 B1 KR900004266 B1 KR 900004266B1
Authority
KR
South Korea
Prior art keywords
gas
container
dry etching
fluorine
etching
Prior art date
Application number
KR1019870005454A
Other languages
English (en)
Other versions
KR870011676A (ko
Inventor
노부오 하야사카
사야카 스토우
하루오 오카노
Original Assignee
가부시키가이샤 도시바
와타리 스기이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 와타리 스기이치로 filed Critical 가부시키가이샤 도시바
Publication of KR870011676A publication Critical patent/KR870011676A/ko
Application granted granted Critical
Publication of KR900004266B1 publication Critical patent/KR900004266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

실리콘질화막의 건식엣칭방법 및 건식엣칭장치
제 1 도(a)(b)는 종래의 방법에 따라 엣칭되는 기판의 단면도.
제 2 도 및 제 3 도는 Cl2와 Br2의 유량에 대한 Si3N4와 SiO2의 엣칭속도변화를 나타낸 그래프.
제 4 도(a)(b)는 본 발명의 제 1실시예 방법에 따라 엣칭되는 기판의 단면도.
제 5 도 및 제 6 도는 본 발명의 제 1, 제 2실시예를 실시하기 위한 건식엣칭장치의 개략적인 구성도.
제 7 도는 엣칭시간과 기판온도간의 관계를 나타낸 그래프.
제 8 도는 기판온도와 Si3N4/SiO2의 엣칭속도간의 관계를 나타낸 그래프.
제 9 도는 압력과 Si3N4/SiO2의 선택비간의 관계를 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 제 1의 진공용기 12,64 : 피처리웨이퍼
13,65 : 시료대 14,20,67,68 : 가스도입구
15,69 : 방전관 16,71 : 마이크로파전원
17,72 : 도파관 18 : 어플리케이터
19,70 : 가스공급구 21,24,29,62 : 가스배기구
23 : 제2의 진공용기 26,31 : 반송기구
28 : 제3의 진공용기 32 : 가열기구
41,51 : 기판 42,52 : 도랑
43,53 : SiO2막 44,54 : Si3N4막
45,46,55,56 : 모서리부분 61 : 진공용기
66 : 냉각기구
본 발명은 반도체소자의 제조공정에 이용되는 건식엣칭기술에 관한 것으로, 특히 실리콘산화막에 대하여 높은 선택비로 실리콘질화막을 엣칭시키는 건식엣칭방법 및 그에 따른 건식엣칭장치에 관한 것이다.
종래의 반도체소자 제조공정에서 실리콘산화막(SiO2막)에 대해 실리콘질화막(Si3N4)을 선택적으로 엣칭시키는 경우에는 CF4+O2홈은 CF4+O2+N4의 혼합가스를 이용한 화화적 건식엣칭(Chemical Dry Etching)이 주로 사용되고 있다. 이런 화학적 건식엣칭(이하 CDE라 칭함)에서 (Si3N4/SiO2)의 엣칭속도비, 즉 선택비는 높아야 10 이하이다. 또한, CDE에 있어서는 Si3N4가 고속으로 엣칭되기 때문에 Si3N4막으로 피복된 하부의 실리콘기판이 엣칭되는 것을 방지하기 위해서 실리콘기판의 표면을 SiO2막으로 피복하는 방법이 이용되고 있다.
이때 피복에 이용되는 SiO2막의 두께는 Si3N4와 SiO2간의 엣칭속도비는 고려해서 결정되고, 웨이퍼의 내부 및 복수의 웨이퍼를 동시에 처리하는 경우에는 웨이퍼의 균일성을 고려해서 결정된다. 또 SiO2막으로 피복된 실리콘표면에 단차(段差)가 있는 경우, 단차의 모서리부분에서 SiO2막의 엣칭속도가 평탄부에 비해 빠르다는 것이 알려져 있는 바, 이런 경우에는 엣칭속도가 가장 빠른 모서리부분에서 SiO2의 엣칭속도가 빨라지기 때문에 실효적인 선택비는 보다 낮게 된다.
지금 제 1 도(a)에 나타낸 것처럼 Si기판(51)의 표면에 종횡비(aspect ratio)가 높은 도랑(52)이 형성되어 있으면서 도랑(52)의 내부에 SiO2막(53)이 피복되어 있고 그 평탄부에 Si3N4막(54)이 남아 있는 것을 피처리기체(被處理基體)라할 때, 이런 피처리기체에서 Si3N4막(54)을 제거하기 위해 CDE를 이용하는 경우에는 도랑(52)의 상부나 바닥의 모서리부분(55, 56)에서 SiO2의 엣칭속도가 빠르게 되어 제 1 도(b)에 나타낸 것처럼 그 부분에 SiO2가 없게 되므로 기판쪽의 실리콘이 엣칭되어 버리게 된다.
실제로 이러한 모서리부분(55, 56)이 있는 피처리기체에 있어서는 (Si3N4/SiO2)의 엣칭선택비가 3정도로 되고, 더우기 균일한 엣칭을 하기 위한 오버엣칭시간등을 고려함에 따라 예컨데 2000[Å]의 Si3N4막을 제거하기 의해서는 안전한 SiO2막의 두께로서 1000[Å]정도가 요구된다. 또 도랑을 갖춘 기판상에 두꺼운 막을 형성시키기 위해서는 큰 도랑을 만들 필요가 있는데, 그렇게 되면 집적도가 떨어지게 될 뿐만 아니라 SiO2를 두껍게 형성시키는데에는 많은 문제점이 뒤따르게 된다.
현재, 미세한 소자를 만드는 공정에 있어 SiO2막을 형성시키기 위해 기판이 고온공정을 거치게 되는 경우에는 이이 형성된 불순물의 프로파일이 혼란되는 경우가 있고, 더우기 저온에서 형성되는 SiO2막(CVDSiO2등)의 내엣칭성(耐 etching 性)을 열산화막에 의해 형성된 SiO2막보다도 매우 나쁘기 때문에 엣칭 보호용의 막으로 이용될 수 없다. 즉, 열산화로 보호용의 SiO2막을 형성시키는 경우, 불순물프로파일의 변화와 같은 제약때문에 안전한 내엣칭성을 갖는 두께까지 두껍게 SiO2막을 형성시킬 수 없는 경우가 있기 때문에 이 경우에는 Si3N4막의 제거에 CDE를 이용할 수 없다.
한편, 열인산용액(hot phosphoric acid)을 이용하는 Si3N4의 엣칭에서는 (Si3N4/SiO2)의 엣칭속도비, 즉 선택비가 매우 높다. 그렇지만 이런 방법에서는 Si3N4막의 엣칭속도가 수십 Å/min정도로 극히 낮아 생산성이 나빠지므로 실용적이지 못하다. 더우기 엣칭중에 있어서의 엣칭액온도에 대한 조건제어나 엣칭액의 관리등이 매우 곤란해서 실제의 생산에 이용하는 것은 적당하지 않다. 이런 이유로 아직까지는 CDE보다 더 좋은 엣칭방법이 제안되고 있지 않다.
상기한 것처럼 종래의 건식엣칭에서는 실리콘질화막의 엣칭선택비가 낮으므로 실리콘질화막만을 선택적으로 엣칭시키는 것이 곤란했다. 또한, 용액을 이용한 엣칭에서는 선택비가 높기는 해도 엣칭속도가 느리고 엣칭공정 및 공정관리가 곤란하여 실용성이 없는 문제점이 있었다.
본 발명은 상기한 사정을 고려하여 이루어진 것으로, 그 목적하는 바는 실리콘산화막에 대한 실리콘질화막의 엣칭선택비는 충분히 높게할 수 있고, 또한 실리콘질화막의 엣칭속도도 충분히 빠르게 할 수 있어서 실리콘질화막의 선택적인 엣칭에 적당한 건식엣칭방법을 제공하는 것에 있다. 또, 본 발명의 다른 목적은 상기 방법을 실시하기 위한 건식엣칭장치를 제공하는 것에 있다.
본 발명의 골자는 F원소를 포함하는 가스를 여기시키고, 거기에서 생성된 F원자를 피처리기체에 공급해서 엣칭을 하는 건식엣칭방법에 있어서, F원소 이외의 할로겐원소를 F원소를 포함하는 가스와 동시에 여기시키던가 또는 생가스(生 gas)그대로 피처리기체에다 F원자와 동시에 공급하므로써 실리콘질화막을 실리콘산화막에 대해 높은 선택비로 엣칭시키는 것에 있다.
F원소를 포함하는 가스를 이용한 CDE에서는 전술한 것과 같이 실리콘질화막의 엣칭속도가 빠른 반면에 실리콘산화막에 대한 선택비가 낮다. 그런데 F원소를 포함하는 가스를 이용한 CDE에 있어서, F원소 이외의 할로겐원소를 첨가하므로써 선택비가 향상되는 것이 본 발명자의 실험에 의해 판명되었다.
이 매카니즘은 아직 명확하게 밝혀지지 않았지만, F원소 이외의 할로겐원소의 첨가에 의해 실리콘질화막 및 실리콘산화막의 각 엣칭속도가 저하되지만, 실리콘질화막의 엣칭속도의 저하비율보다도 실리콘산화막의 엣칭속도의 저하비율이 큰 것에 의한다.
또, 이 현상은 Cl2, Br2그 이외의 각종 할로겐 가스에서 확인되고 있다. 그리고 F원소 이외의 할로겐가스의 첨가방법으로서는 F원소를 포함하는 가스와 더불어 여기시켜서 용기내에 도입시키던가, 생가스 그대로 용기내에 도입시키면 된다. 또, F원소 이외의 할로겐가스를 이용하는 대신에 할로겐원소를 포함하는 가스를 이용해도 좋다. 더우기, F원소를 포함하는 가스에 F 이외의 할로겐가스를 혼합하는 대신에 F원소 및 다른 할로겐원소의 화합물가스를 이용할 수도 있다.
또한, 본 발명은 상기한 방법을 실시하기 위한 건식엣칭장치에 있어서, 피처리기체를 수용하는 제 1 의 용기와, 이 용기와는 별도의 영역에서 최소한 F원소를 포함하는 가스를 여기시켜서 이 영역에서 생성된 활성종(活性種 ; active species)을 상기 용기내에 도입시키는 수단, F원소 이외의 할로겐원소를 포함하는 가스를 상기 용기내에 직접도입시키는 수단, 상기 용기의 내부를 배기시키는 수단, 필요한 경우 상기 용기에 진공밸브를 통해 연설되는 제 2 의 용기, 이 제 2 의 용기를 상기 제 1 의 용기와는 독립적으로 배기시키는 수단 및 상기 제 1 및 제 2 의 용기간에 상기 피처리기체를 반송하는 수단을 설치하여서 구성된 건식엣칭장치를 제공하게 된다.
상기한 방법에 따르면, F원자를 이용하는 CDE에서 F이외의 할로겐을 반응성가스로 첨가하는 것에 의해(Si3N4/SiO2)의 엣칭선택비가 향상된다. 즉, F원자를 식각인자로 하는 CDE에 있어서 F 이외의 할로겐가스를 첨가하는 경우, SiO2의 엣칭속도는 F 이외의 할로겐가스의 첨가량에 대해 단조롭게 감소된다.
한편, Si3N4의 엣칭속도는 소량의 할로겐가스의 첨가로 상승하지만 다량으로 첨가하면 할수록 감소되어진다. 그러나 같은 양의 할로겐가스의 첨가에서는 SiO2의 엣칭속도의 감소가 크기 때문에 (Si3N4/SiO2)의 엣칭선택비는 할로겐가스의 첨가량에 대해 단조롭게 증가한다. 또한, Si3N4의 엣칭속도가 200∼300[Å/min]에서 선택비를 50 이상으로 하는 것은 용이하여, 높은 선택비에서 높은 엣칭속도가 얻어지게 된다.
이하, 본 발명에 따른 건식엣칭장치의 1실시예를 상세히 실명한다.
제 5 도는 본 발명에 따른 건식엣칭장치의 개략적인 구성도로서, 도면중 미설명부호 11은 반응실을 형성하는 제 1 의 진공용기이고, 이 용기(11)의 내부에는 여러장의 피처리웨이퍼(12)를 지지하는 시료대(13 ; 試料臺)가 수용된다.
또, 용기(11)의 상부에는 F원자를 도입하기 위한 가스도입구(14)가 있는데, 이 도입구(14)는 F원자를 반송하는 방전관(15)에 접속되어 있으며, 이 방전관(15)은 마이크로파전원(16)으로부터 도파관(17)을 통해 마이크로파가 공급되는 어플리케이터(18 ; applicator)에 접속되어 있다. 그리고 가스공급구(19)로부터 도입된 가스(F원소를 포함하는 가스)는 마이크로파방전에 의해 여기(勵起)되고, 이러한 여기에 의해 가스의 활성종(F radical)이 용기(11)내에 공급되게 된다.
또한, 용기 (11)의 상부벽면에는 상기한 가스도입계와는 별도로 다른 가스도입구(20)가 설치되어 있는바 ; 이 가스도입구(20)는 용기(11)내에 F이외의 할로겐가스(예컨대 Cl2등)를 도입하기 위한 것이다.
그리고 용기(11)의 내부는 가스배기구(21)를 통해 진공배기되도록 되어 있다. 또한, 용기(11)의 오른쪽에는 게이트밸브(22)를 통해 제 2 의 진공용기(23)가 연이어 설치되어 있는데, 이 용기(23)에는 가스배기구(24)가 설치되어 있기 때문에 용기(23)의 내부는 전술한 용기(11)와 독립적으로 진공배기 된다.
한편, 용기(23)의 오른쪽에는 이 용기(23)와 외부를 차단시키는 게이트밸브(25)가 설치되어 있다. 이러한용기(23)의 내부에는 시료대(13)를 반송하기 위한 제 1 의 반송기구(26)가 설치되어 있는 바, 이 반송기구(26)에 의해 게이트밸브(22)가 열린상태에서 시료대(13)가 제 1 및 제 2 의 용기(11, 23)간에 반송되도록 되어있다.
한편, 상기한 제 1 의 용기(11)의 왼쪽에는 게이트밸브(27)를 통해 제 3 의 진공용기(28)가 연이어서 설치되어 있는데, 이 용기(28)에는 가스배기구(29)가 설치되어 있어서 용기(2)의 내부는 용기(11)와 독립적으로 진공배기된다. 또, 용기(28)의 왼쪽에는 이 용기(28)와 외부를 차단시키는 게이트밸브(30)가 설치되어 있고, 용기(28)의 내부에는 시료대(13)를 반송하는 제2의 반송기구(31)가 설치되어 있다. 이런 반송기구(31)에 의해 게이트밸브(27)가 열린상태에서 시료대(13)가 제 1 및 제 3 의 용기(11,28)간에 반송되도록 되어 있다. 또한, 용기(28)의 외부에는 이 용기(28)내의 피처리웨이퍼(12)를 가열시키는 가열기구(32)가 설치되어있다.
[실시예 1]
이하, 상기한 장치를 이용한 건식엣칭방법의 제 1 실시예에 대해 설명하는데, 여기에서는 F원소를 포함하는 가스로서 NF3를 이용하고, F이외의 할로겐 가스로서 Cl2를 이용한 경우에 대해 설명한다.
지금 모든 게이트밸브(22, 25, 27, 30)가 닫혀 있고, 모든 용기(11, 23, 28)의 내부는 각각 진공배기되어 있다고 하자. 이런 상태에서 게이트밸브(25)를 열어서 제 2 의 용기(23)를 대기해방(大氣解放)시키고, 용기(23)의 내부에 복수의 피처리웨이퍼(12)를 지지하는 시료대(13)를 위치시킨다. 그후 게이트밸브(25)를 닫아서 제 2 의 용기(23)의 내부를 진공배기시킨 후 게이트밸브(22)를 연다. 이어서 반송기구(26)를 가동시켜서 시료대(13)를 제 1 의 용기(11)내로 반송한 다음 게이트밸브(22)를 닫는다. 그후 제 2 의 용기(23)내에는 상기한 것과 마찬가지의 순서대로 다음번에 처리될 피처리웨이퍼(12)를 위치시킨다.
다음에는 가스공급구(19)를 통해 NF3가스를 도입시키고 방전관(15)내에서 마이크로파방전으로 방전시킨 다음 F원소의 활성종을 가스도입구(14)를 통해 용기(11)내부로 도입시킨다. 이와 동시에 가스도입구(20)를 통해 Cl2가스를 여기시키지 않은채 그대로 제 1 의 용기(11)내로 도입시킨 후 가스배기구(21)를 통해 일정유량으로 가스를 배기시켜 용기(11)내부의 가스압력을 일정하게 유지시켜서 피처리웨이퍼(12)에 대한 엣칭을 실시한다.
엣칭이 종료되면 상기한 가스의 도입을 중지시키고, 제 1 의 용기(11)내를 진공으로 배기시킨다. 제 1 의 용기(11)내부가 충분히 진공배기된 싯점에서 게이트밸브(27)를 열고 반송기구(31)를 가동시켜서 시료대(13)를 제 3 의 용기(28)내로 반송한다. 이어서 게이트밸브(27)를 닫고 가열기구(32)로 제 3 의 용기(28)내에 수용된 피처리웨이퍼(12)를 가열처리한다.
이런 가열처리에 의해 피처리웨이퍼(12)의 표면에 부착된 잔류 할로겐가스등을 제거해서 청정화한다(이때 제 1 의 용기(11)내에는 앞서와 마찬가지의 순서로 다음번 피처리웨이퍼(12)가 반송되어 엣칭되게 된다). 다음으로, 게이트밸브(30)를 열어서 제 3 의 용기(28)내를 대기해방시킨 후 시료대(13)를 외부로 빼낸다. 이로써 피처리웨이퍼(12)의 엣칭공정이 모두 완료되게 된다.
이상의 조작을 반복함에 따라 여러장의 피처리웨이퍼(12)를 연속해서 엣칭시킬 수 있다. 그리고 이 경우, 제 1 의 용기(11)는 대기로 노출되지 않기 때문에 장치의 유지가 쉽게 된다. 즉, 용기(11)내에서는 Cl2등의 할로겐가스를 이용하므로 용기(11)가 대기로 노출된다면 잔류할로겐가스와 수분의 반응으로 용기(11)를 구성하는 구성재료가 부식될 우려가 있지만, 본 실시예는 이런 문제를 미연에 방지할 수 있다.
다음으로, 상기 가스도입구(20)로부터 용기내로 도입되는 Cl2나 Br2등 F이외의 할로겐가스의 첨가이유에 대해 설명한다.
제 2 도는 NF3의 도입량을 36[sccm]으로 일정하게 하고 Cl2의 유량을 변화시킨 경우에서의 Si3N4와 SiO2의 각 엣칭속도변화를 나타낸 것이다. 여기서 Si3N4는 Cl2의 도입에 의해 처음에는 그 엣칭속도가 상승하지만 대량의 Cl2도입에 따라 엣칭속도가 저하된다. 그러나 SiO2는 Cl2의 도입에 의해 단조롭게 엣칭속도가 저하되어 간다. 이런 경우, 용기내에서의 전체압력은 0.2[Torr]로 유지되고 있다.
또한, 엣칭속도비(Si3N4/SiO2)는 Cl2의 도입으로 단조롭게 증가하고 있다. Cl2의 유량이 20[sccm]이상에서 선택비는 10 이상으로 되고, Cl2의 유량이 56[sccm]에서는 선택비가 50 이상으로 된다. 결국 Cl2의 첨가에 의해 Si3N4의 SiO2에 대한 엣칭선택비를 충분히 크게할 수가 있다.
한편, 제 3 도는 NF3의 도입량을 40[sccm]으로 일정하게 하고 F원소 이외의 할로겐가스로 Br2를 사용했을때 Br2의 유량을 변화시킨 경우의 Si3N4와 SiO2의 각 엣칭속도변화를 나타낸 것이다.
여기에서 Si3N4는 Br2의 도입에 의해 처음에 엣칭속도가 상승하지만, 다량의 Br2도입에 따라 엣칭속도를 저하되게 된다. 그리고 SiO2는 Br2의 도입에 따라 그 엣칭속도가 단조롭게 저하해 간다(이 경우 용기내에서의 전체압력은 0.2[Torr]로 유지되고 있다).
도면에서 알 수 있듯이 상대적인 엣칭속도비(Si3N4/SiO2)는 Br2의 도입으로 단조롭게 증가하고 있다. 결국, Br2의 첨가에 의해 제 2 도의 경우와 마찬가지로 Si3N4의 SiO2에 대한 엣칭선택비를 충분히 크게할 수 있게 된다. 일례로 Br2가 20[sccm]첨가되면 선택비가 40 이상이 된다.
제 2 도중 NF3가 36[sccm], Cl2가 56[sccm]인 조건에서 제 4 도(a)에 나타낸 피처리웨이퍼를 엣칭해 보았다. 이 피처리웨이퍼는 제 1 도(a)에 나타낸 것과 동일한 것으로서, 즉, Si기판(41)의 표면에 종횡비가 큰 깊은 도랑(42)이 형성되어 있고, 이 도랑(42)내의 표면에는 두께 200[Å]인 SiO2막(43)이 피복되어 있으며, 더우기 평면부에는 두께 1800[Å]인 Si3N4막(44)이 형성되어 있는 것이다. 이런 피처리웨이퍼를 상기한 조건으로 엣칭한 바, 제 4 도(b)에 나타냈듯이 모서리부분(45, 46)에서 실리콘기판이 엣칭되지 않게 되어 Si3N4막의 박리를 양호하게 실시할 수 있었다.
이상의 설명에서와 같이, 본 실시예에 의하면 NF3를 이용한 CDE에 있어서 할로겐가스를 첨가시키는 것에 의해 Si3N4의 SiO2에 대한 엣칭선택비를 충분히 크게할 수 있다. 이 때문에 얇은 SiO2를 보호막으로 하며 Si3N4를 제거할 수 있어서 본 발명은 반도체소자 제조공정에 매우 유효하다. 특히, 도랑을 갖춘 시료에 있어서 도랑내에 얇은 산화막만이 형성된 시료에서 Si3N4를 박리시키는 공정에 매우 유효하다.
위와 같은 공정을 이용하는 것으로 SiO2막을 얇게 할 수 있어서 공정여유가 넓어지며, 산화막형성시 불순물 프로파일의 혼란등이 없게 된다. 또한, 공정에 필요한 시간이 단축되어 생산성이 대폭적으로 향상되고, 공정자체가 용이해 지며, 제어관리가 간단하기 때문에 생산성을 높힐 수 있게 된다.
[실시예 2]
상기 제 1 의 실시예에 의한 방법에 나타냈듯이 F원자를 식각제(etchant)로 하는 CDE에 F이외에 할로겐을 반응성가스로 첨가함에 따라 Si3N4/SiO2의 선택비가 향상되고, 각각의 가스유량과 압력을 적당하게 선택함에 따라 Si3N4의 엣칭속도가 200∼300[Å/min]에서 선택비를 50 이상으로 할 수 있다. 그러나 엣칭처리를 장시간 실시하면, 엣칭에 수반되는 반응열 혹은 고온의 방전가스성분과의 충돌에 의해 피처리기체의 온도는 차츰 상승한다. 이런 온도상승에 의해 SiO2, Si3N4모두 그 엣칭속도가 빨라 지는데, 그 증가비율은 SiO2쪽이 보다 크기 때문에 온도상승과 더불어 그 선택비는 낮아지게 된다.
그 결과, 엣칭시간이 길어짐에 따라 평균적인 선택비는 낮아진다. 따라서 피처리기체의 온도를 제어하게 되면 온도상승에 의한 엣칭속도의 변화를 방지해서 엣칭시간에 의한 평균적인 선택비의 저하를 없앨 수 있으므로 두꺼운 Si3N4막도 높은 선택비로 엣칭할 수있다.
제 6 도는 상기한 피처리기체의 온도제어를 고려하여 실리콘질화막의 건식엣칭방법을 실시하기 위한 장치의 일례를 나타낸 개략적인 구성도이다. 도면중 미설명부호 61은 진공용기인데, 가스는 배기구(62)로부터 밸브(63)를 통해 배기된다. 이 용기(61)내에서 피처리웨이퍼(64)를 수용하기 위한 시료대(65)가 설치되어 있는바, 이 시료대(65)에는 냉각기구(66)가 설치되어 있어서 이 냉각기구(66)의 내부에 설치되어 있는 파이프에 물이나 N2가스를 순환시키므로써 냉각작용이 이루어지다.
한편, 용기(61)는 가수도입구(67, 68)를 갖추고 있는데, 한쪽의 가스도입구(67)는 방전관(69)의 일단에 접속되어 있고 그 타단은 가스공급구(70)로 되어 있다. 그리고 방전관(69)은 마이크로파전원(71)에 접속된 도파관(72)에 결합되어 있다.
상기한 장치를 이용한 건식엣칭방법은 다음과 같이 실시된다.
이하에서는 F원소를 포함하는 가스로 NF3를 이용하고, F원소이외의 할로겐가스로 Cl2를 이용한 경우에 대해 설명한다.
시료대(65)에 피처리기체(64)를 얹어 놓고 용기(61)를 진공배기시킨다. 이어서 NF3를 가스공급구(70)로부터 공급하고 Cl2를 가스도입구(68)로부터 공급하며, 밸브(63)를 조절해서 용기(61)의 내부를 소정의 압력으로 맞춘 후, 마이크로파 방전을 통해 NF3를 여기시키므로써 엣칭을 실시한다. 그사이에 시료대의 온도나 피처리기체의 온도를 모니터해서 온도가 일정해 지도록 냉각기구(66)를 이용하여 냉각처리를 한다.
다음에는 온도제어를 하는 구체적인 이유에 대해 데이터를 근거로 하여 설명한다.
제 7 도에는 NF3가 40[sccm], Cl2가 60[sccm], 압력 0.2[Torr]의 조건에서 온도제어를 하지 않고, Si기판상에 Si3N4막을 형성시킨 것을 피처리기체로 하여, 엣칭을 한 때의 기판온도변화를 나타냈다. 또한, 제 8 도에는 NF3가 40[sccm], Cl2가 60[sccm], 압력이 0.2[Torr]인 조건에서 기판온도를 변화시킨 경우의 Si3N4와 SiO2각각의 엣칭속도변화 및 Si3N4/SiO2의 엣칭속도비의 변화를 나타냈다.
이상의 도면에서 알 수 있듯이 온도상승에 의해 Si3N4와 SiO2공히 엣칭속도가 빨라지지만 선택비는 급격하게 감소하여, 최소한 실온정도로 온도를 제이하는것이 높은 선택비의 엣칭에 필요하다는 것을 알수 있다.
따라서 냉각기구(66)가 설치된 제 6 도의 실시예에 의하면 피처리기체의 온도를 조절하여 Si3N4/SiO2의선택비가 충분히 크고, 또 엣칭속도가 충분히 빠른 조건을 유지하는 채 임의의 시간동안 엣칭을 계속할 수있다. 따라서 Si3N4막의 두께가 두껍거나 얇은 것에 관계없이 재현성이 우수하게 Si3N4막을 선택엣칭시킬 수 있다.
[실시예 3]
다음에는 엣칭압력을 바람직한 값으로 설정하는 실시예에 대해 설명한다.
엣칭시의 압력이 Si3N4/SiO2의 선택비에 미치는 영향은 다음과 같다.
제 9 도는 Cl2의 유량을 100[sccm]으로 일정하게 하고 NF3의 유량을 100[sccm]이나 150[sccm]으로 한 경우의 방전이전 압력에 따른 선택비의 변화를 나타낸 것으로, 어떠한 경우에도 압력이 높게 됨에 따라 선택비는 크게 되고 있다.
Si3N4/SiO2의 선택비를 10 이상으로 해서 고선택엣칭을 원하는 경우, 이는 압력이 0.2[Torr]이상인 경우에 실시될 수 있다. 통상적으로는 NF3가 단독적으로 방전될 때 안정된 마이크로파 방전은 0.2[Torr]이하의 압력에서 실시될 수 없다. 그러나 Cl2가 존재하는 상태에서 NF3가 방전될 때 0.1[Torr]의 압력에서 방전이 유지될 수있으며, 그 선택비는 5정도가 될 수있다. 이런 경우, 압력이 비교적 낮기 때문에 Si3N4막은 양호함 균일성을 유지하며 엣칭될 수 있다.
이제 제 4 도(a)에서와 마찬가지로 NF3가 150[sccm], Cl2가 100[sccm], 압력이 0.3[Torr]인 조건에서 피처리웨이퍼를 엣칭시킨 경우를 설명한다. 이 웨이퍼는 Si기판(41)의 표면에 도랑(42)이 형성되어 있고 이 도랑(42)의 표면은 두께 400[Å]의 SiO2막(43)으로 피복되어 있는 것이다. 더욱이 그 평탄부에는 두께 1500[Å]의 Si3N4막이 형성되어 있다.
이런 피처리웨이퍼를 상기한 조건에서 엣칭한 바, 엣칭시간을 모든 영역에서 오버엣칭으로 설정했음에도 관계없이 제 4 도(b)에 도시된 것처럼 모서리부분(45, 46)에서 실리콘기판이 엣칭됨이 없이 표면의 Si3N4막을 제거할 수 있었다.
본 발명은 상술한 실시예에만 한정되지 않는다. 예컨데 F원소를 포함하는 가스로서는 NF3대신에 CF4, CF4+O2, C2F6, C2F6+O2, C3F8, C3F8+O2, SF6, BF3, PF3, PH5, XeF2등을 이용할 수 있다.
더우기 F원소이외의 할로겐원소로서는 CCl4, PCl3, BCl3, CCl2F2, HCl, HBr, CBrF3, CBr2Cl2, CBrCl3, HI 혹은 ICl등을 이용할 수 있다. 자연적인 산화막을 갖춘 기판인 경우에는 우선 상기 자연적인 산화막을 제거하기 위해 F원자만을 공급한 후 할로겐가스를 혼합해서 엣칭을 실시해도 된다. 이로써 엣칭시간을 줄일 수 있다.
이상에서 설명한 본 발명에 따르면, F원소 이외에 할로겐원소를 공급하여 엣칭을 실시함에 따라 실리콘기판을 훼손시키지 않으면서 높은 선택비로 Si3N4막을 엣칭시킬 수 있고, 또한 피처리기체의 온도나 주변압력을 조절하여 엣칭을 실시하므로써 양호한 엣칭결과를 얻을 수 있다.

Claims (16)

  1. 실리콘산화막과 실리콘질화막이 차례로 형성되어 있는 피처리기체를 용기내에 넣어서 상기한 실리콘질화막을 엣칭시키는 건식엣칭방법에 있어서, 불소원소와 그 이외의 할로겐원소를 포함하는 가스를 상기한 용기내에 공급하되 최소한 불소원소라도 상기한 용기와는 다른 영역에서 미리 여기(excite)시켜서 활성종으로 만든 다음 용기내에 공급하여 엣칭을 실시하므로써 실리콘산화막에 대해 선택적으로 실리콘질화막을 엣칭시키는 것을 특징으로 하는 건식엣칭방법.
  2. 제 1 항에 있어서, 불소원소와 그 이외의 할로겐원소를 포함하는 가스는 불소원소와 이 이외의 할로겐원소로된 화합물이고, 이 화합물은 상기 용기와는 다른 영역에서 여기되는 것을 특징으로 하는 건식엣칭방법.
  3. 제 2 항에 있어서, 화합물이 ClF나, ClF3, BrF, BrF3, BrF5, IF5인 것을 특징으로 하는 건식엣칭방법.
  4. 제 1 항에 있어서, 불소원소와 그 이외의 할로겐원소를 포함하는 가스는 불소가스와 할로겐원소를 포함하는 가스의 혼합가스이고, 이 혼합가스는 상기 용기와는 다른 영역에서 여기되는 것을 특징으로 하는 건식엣칭방법.
  5. 제 1 항에 있어서, 불소원소와 그 이외의 할로겐원소를 포함하는 가스는 불소가스와 할로겐원소를 포함하는 가스의 혼압가스이되 상기한 불소가스는 상기 용기와는 다른 영역에서 여기된 후 공급되고, 불소원소 이외의 할로겐원소를 포함하는 가스는 여기되지 않은채 상기 용기에 공급되는 것을 특징으로 하는 건식엣칭방법.
  6. 제 4 항 또는 제 5 항에 있어서, 불소원소를 포함하는 가스가 CF4+O2나 NF3인 것을 특징으로 하는 건식엣칭방법.
  7. 제 4 항 또는 제 5 항에 있어서, 불소원소 이외의 할로겐원소를 포함하는 가스가 Cl2나 Br2인 것을 특징으로 하는 건식엣칭방법.
  8. 제 1 항에 있어서, 엣칭대상인 피처리기체는 실리콘기판의 표면과 도랑의 내벽상에 얇은 실리콘산화막을 도포한 후 도랑을 제외한 실리콘산화막상에 실리콘질화막을 적층시켜서 이루어진 것을 특징으로 하는 건식엣칭방법.
  9. 제 1 항에 있어서, 불소원소를 포함하는 가스가 먼저 용기내에 공급된 다음 불소원소 이외의 할로겐원소를 포함하는 가스가 공급되는 것을 특징으로 하는 건식엣칭방법.
  10. 제 1 항에 있어서, 0.2[Torr]이상의 압력하에 엣칭이 실시되는 것을 특징으로 하는 건식엣칭방법.
  11. 제 1 항에 있어서, 엣칭될 피처리기체의 온도가 40℃ 이하인 것을 특징으로 하는 건식엣칭방법.
  12. 실리콘산화막과 실리콘질화막이 차례로 형성되어 있는 피처리기체를 수용하기 위한 용기와, 최소한 불소원소를 포함하는 가스를 상기 용기와 다른 영역에서 여기시키기 위한 여기수단, 여기되어 만들어지는 활성종을 상기한 용기의 내부로 공급하기 위한 제 1 의 공급수단, 상기한 불소원소 이외의 할로겐원소를 포함하는 가스를 여기시키지 않은채로 상기한 용기의 내부로 공급하기 위한 제 2 의 공급수단 및, 상기한 용기를 배기시키기 위한 배기수단등으로 구성된 건식엣칭장치.
  13. 제 12 항에 있어서, 용기가 제 1 의 용기로 동작하고, 진공밸브를 통해 상기 제 1 의 용기와 소통되는 제 2 의 용기와 상기 제 1 의 용기와는 독립적으로 제 2 의 용기를 배기시키기 위한 배기수단 및 상기 제 1, 제 2 용기간에 피처리기체를 반송시키기 위한 반송수단이 설치되어 있는 것을 특징으로 하는 건식엣칭장치.
  14. 제 13 항에 있어서, 복수의 제 2 용기가 설치되어 있고 이들은 진공밸브를 통해 제 1 의 용기와 소통되는 것을 특징으로 하는 건식엣칭장치.
  15. 제 13 항 또는 제 14 항에 있어서, 피처리기체를 가열시키는 가열수단이 제 2 의 용기측에 설치되어 있는 것을 특징으로 하는 건식엣칭장치.
  16. 제 12 항에 있어서, 피처리기체를 냉각시키는 냉각수단이 제 1 의 용기측에 설치되어 있는 것을 특징으로 하는 건식엣칭장치.
KR1019870005454A 1986-05-31 1987-05-30 실리콘질화막의 건식엣칭방법 및 건식엣칭장치 KR900004266B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP61-126398 1986-05-31
JP12639886 1986-05-31
JP61211691A JPS6399533A (ja) 1986-05-31 1986-09-10 シリコン窒化膜のドライエツチング方法及びドライエツチング装置
JP61-211691 1986-09-10

Publications (2)

Publication Number Publication Date
KR870011676A KR870011676A (ko) 1987-12-26
KR900004266B1 true KR900004266B1 (ko) 1990-06-18

Family

ID=14934162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870005454A KR900004266B1 (ko) 1986-05-31 1987-05-30 실리콘질화막의 건식엣칭방법 및 건식엣칭장치

Country Status (2)

Country Link
JP (1) JPS6399533A (ko)
KR (1) KR900004266B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869777A (en) * 1988-12-16 1989-09-26 Ibm Corporation Method for selectively etching the materials of a composite of two materials
JPH02271614A (ja) * 1989-04-13 1990-11-06 Fujitsu Ltd 半導体装置の製造方法
US5338395A (en) * 1993-03-10 1994-08-16 Micron Semiconductor, Inc. Method for enhancing etch uniformity useful in etching submicron nitride features
CN102814727B (zh) * 2012-08-13 2015-05-06 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621330A (en) * 1979-07-31 1981-02-27 Toshiba Corp Method of dry etching
JPS58168230A (ja) * 1982-03-30 1983-10-04 Fujitsu Ltd マイクロ波プラズマ処理方法
JPS5911629A (ja) * 1982-07-12 1984-01-21 Toshiba Corp 表面清浄化方法
NL8204437A (nl) * 1982-11-16 1984-06-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met behulp van plasma-etsen.

Also Published As

Publication number Publication date
KR870011676A (ko) 1987-12-26
JPS6399533A (ja) 1988-04-30

Similar Documents

Publication Publication Date Title
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
US6277763B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
EP0430303A2 (en) Improved process for selective deposition of tungsten on semiconductor wafer
JPH08264510A (ja) シリコン窒化膜のエッチング方法およびエッチング装置
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
US20170117118A1 (en) Substrate processing apparatus and methods
US9177816B2 (en) Deposit removal method
JPS6048902B2 (ja) 二酸化シリコンをエツチングする方法
US20050211375A1 (en) Method of manufacturing a semiconductor device
KR900004266B1 (ko) 실리콘질화막의 건식엣칭방법 및 건식엣칭장치
WO2021127862A1 (en) Methods for etching a material layer for semiconductor applications
JP2597606B2 (ja) シリコン窒化膜のドライエッチング方法
EP2819150B1 (en) Deposit removing method
JP2501300B2 (ja) シリコン窒化膜のドライエッチング方法及びドライエッチング装置
JP2003059861A (ja) 成膜方法および成膜装置
JP3887123B2 (ja) ドライエッチング方法
JP2889191B2 (ja) ドライエッチング方法
JPH09232281A (ja) ドライエッチング処理方法
JPH05326477A (ja) 半導体基板表面のハロゲン除去方法
WO2020215183A1 (en) Methods for etching a material layer for semiconductor applications
US6730600B2 (en) Method of dry etching a semiconductor device in the absence of a plasma
JPH01101632A (ja) シリコン窒化膜のドライエッチング方法及びドライエッチング装置
JPH10177997A (ja) Ｂａｒｃおよび窒化物のその場エッチングプロセス
JPS6390133A (ja) シリコン窒化膜のドライエツチング方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060607

Year of fee payment: 17

EXPY Expiration of term