KR900003645Y1

KR900003645Y1 - 전원 전압 자동 제어 회로

Info

Publication number: KR900003645Y1
Application number: KR2019860016500U
Authority: KR
Inventors: 김기범
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-10-27
Filing date: 1986-10-27
Publication date: 1990-04-30
Also published as: KR880008814U

Abstract

내용 없음.

Description

전원 전압 자동 제어 회로

제1도는 본 고안의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 전원부 2 : 정류부

3 : 제어신호 검출회로 4 : 증폭회로

5 : 전압 레귤레이터 제어회로 6 : 고전압 레귤레이터 회로

IC₁: 레귤레이터 집적소자 Q₁-Q₄: 트랜지스터

ZD₁-ZD₃: 제너다이오드 R₁-R₁₈: 저항

VR₁: 가변저항 C₁-Cs : 콘덴서

D₁-D₆: 다이오드

본 고안은 입력 수평 주파수의 변화에 대하여 정전압 전원의 출력 전압을 자동적으로 변화시킴으로써 플라이백 트랜스에서 발생하는 수평 출력 펄스의 진폭을 일정하게 해 주도록한 전원 전압 자동 제어 회로에 관한 것이다.

지금까지 수평 주파수가 15.75KHz로 고정된 단일 모우드에서는 전원 전압의 출력 전압이 일정하게 되어 고압과 수평 출력 펄스의 진폭이 자연히 일정하게 되었으나 고해상도 모니터 또는 뉴미디어 디스플이 기기등에서는 해상도를 높이기 위하여 수평 주파수를 15.75KHz보다 높은 24KHz나 31.5KHz를 사용하게 되는데 이렇게 수평 주파수가 변화하게 되면 고압과 수평 출력 펄스의 진폭에 따라서 변화하기 때문에 현재 단일 모우드에서 사용하고 있는 전원 시스템을 그대로 사용하게 되면 수평 출력 트랜지스터가 단락되며 수평 동기가 틀어지게 되는 단점이 있는 것이다.

본 고안은 이와 같은 점을 감안하여 광범위한 수평 주파수의 입력에 따라 변하는 고압에 비례하는 플라이백 트랜스(FBT)의 2차측 펄스 정류 전압과 정전원 전압의 출력 전압이 제너다이오드를 통하여 발생되는 기준 전압을 비교한후 이때 발생하는 오차분으로 정전압 전원의 전압 제어 단자를 제어하며 입력 수평 주파수의 변화에 대해 정전압 전원의 출력 전압을 자동적으로 변화시킴으로써 플라이백 트랜스에서 발생하는 고압과 수평출력 트랜스에서 발생하는 수평 출력 펄스의 진폭을 일정하게 해주도록 한 전원 전압 자동제어 회로에 관한 고안인 것이다.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.

교류(AC)전원이 전원 투입 스위치(SW)와 퓨우즈(F)를 통하여 전원 트랜스(T₁)에 인가되도록 하여 전원부(1)를 구성하고 전원부(1)의 출력은 리니어 필터(L₁)(L₂)를 통하여 다이오드(D₁-D₄)로 구성된 브릿지 다이오드에서 정류된 평활용 콘덴서(C₂)(C₃)를 통하여 출력 되도록 정류부(2)를 구성한다.

그리고 정류부(2)의 출력은 고전압 레귤레이터 회로(6)의 저항(R₁)을 통하여 레귤레이터 집적소자(IC₁)에 단자(①)에 인가됨과 동시에 저항(R₂-R₄)과 콘덴서(C₄)를 통하여 레귤레이터 집적소자(IC₁)의 단자(②)에 인가되게 구성한다.

또한 플라이백 트랜스(FBT)의 2차측 펄스 전압이 저항(R₁₈)과 다이오드(D₆) 및 가변저항(VR₁)을 통하여 에미터측에 제너다이오드(ZD₃)가 연결된 트랜지스터(Q₄)의 베이스에 인가되고 트랜지스터(Q₄)의 콜렉터 측에는 저항(R₁₅)과 트랜지스터(Q₃)의 베이스를 연결하여 제어신호 검출회로(3)를 구성한 후 에미터에 저항(R₁₄)을 통하여 제너다이오드(ZD₂)가 연결된 트랜지스터(Q₃)의 콜렉터측에 저항(R₁₃)을 연결함과 동시에 트랜지스터(Q₂)의 베이스를 연결하여 증폭회로(4)를 구성한다.

그리고 트랜지스터(Q₂)의 콜렉터측 트랜지스터(Q₁)의 베이스를 연결함과 동시에 다이오드(D₅)와 저항(R₈)을 연결하고 저항(R₈)에는 제너다이오드(ZD₁)를 연결하며 트랜지스터(Q₁)의 콜렉터측은 저항(R₆)과 콘덴서(C₆)를 통하여 레귤레이터 집적소자(IC₁)의 단자(⑤)를 연결하여 전압 레귤레이터 제어회로(5)를 구성한다.

이때 레귤레이터 집적소자(IC₁)의 단자(④)의 출력은 저항(R₅)을 통하여 단자(①)로 인가됨과 동시에 트랜지스터(Q₁)의 에미터와 트랜지스터(Q₂)의 콜렉터 및 제너다이오드(ZD₁)를 통하여 출력되게 구성한다.

이와 같이 구성된 본 고안은 V_IV(고압) Vcc.Ts(전원전압×주사시간)의 관계가 있으므로 수평 주파수가 높으면 (주사시간(Ts)이 빠르다)전원 전압(Vcc)을 낮추고 수평 주파수가 낮으면 (주사시간(Ts)이 느리다) 전원전압(Vcc)을 높여서 플라이백 트랜스에서 발생하는 고압과 수평 출력 트랜지스터에서 발생하는 수평 출력 펄스의 진폭을 일정하게 하여 수평 출력 트랜지스터의 단락 및 수평 동기가 무너지는 현상을 방지하도록 한 것이다.

먼저 입력되는 교류(AC) 전원이 트랜스(Ts)를 통하여 적정 전원으로 변압된 다음 정류부(2)의 리니어필터(L₁)(L₂)와 다이오드(D₁-D₄)의 브릿지 회로를 통하여 정류된후 평활용 콘덴서(C₂)(C₃)에서 평활된다.

정류 평활된 직류 전원이 저항(R₁)을 통하여 레귤레이터 집적소자(IC₁)의 단자(①)에 인가되어 바이어스 전원으로 공급되고 레귤레이터 집적소자(IC₁)의 단자(②)에는 저항(R₂-R₄)과 콘덴서(C₄)를 통하여 적정 전원으로 공급되게 한다.

이때 트랜스(T₁)의 1차측과 2차측은 절연 상태가 된다.

한편 플라이백 트랜스(FBT)의 2차측 펄스 전압을 궤환시켜 제어 신호 검출회로(3)의 저항(R₁₈)과 다이오드(D₆)에 의해 피이크 정류된 후 출력 조절용 가변저항(VR₁)을 통하여 트랜지스터(Q₄)의 베이스측에 인가된다.

이때 트랜지스터(Q₄)에서는 에미터측에 연결된 제어다이오드(ZD₃)에 의하여 에미터 전류가 항상 일정하게 흐르므로 베이스측으로 입력되는 신호의 변화량이 증폭되어 콜렉터측으로 출력되게 된다.

즉 플라이백 트랜스의 2차측 펄스 전압의 변화를 제어신호 검출회로(3)의 트랜지스터(Q₄)로 검출하게 되는것이다

그리고 트랜지스터(Q₄)의 콜렉터측으로 출력되는 검출된 신호는 에미터측에 제너다이오드(ZD₂)가 연결된 트랜지스터(Q₃)의 베이스에 인가되므로 트랜지스터(Q₃)의 콜렉터측으로 증폭된 신호를 출력시켜 전압 레귤레이터 회로(5)의 트랜지스터(Q₂)의 베이스에 인가시킨다.

이때 트랜지스터(Q₃)의 에미터 전류가 제너다이오드(ZD₂)에 의해서 일정하게 흐르므로 트랜지스터(Q₃)는 증폭 작용을 하게 된다.

그리고 트랜지스터(Q₂)의 베이스에 인가된 신호는 트랜지스터(Q₂)의 콜렉터측으로 출력되는데 이러한 트랜지스터(Q₂)의 콜렉터 전위와 다이오드(D₅)의 애노드측에 연결된 제너다이오드(ZD₁)에 의해 설정된 기준 전압과 다이오드(D₅)의 ＂온＂＂오프＂에 의하여 비교된다.

즉 트랜지스터(Q₂)의 콜렉터 전원과 제너다이오드(ZD₁)에 의해 설정된 기준 전압과 다이오드(D₅)를 통하여 비교하게 되는데 이는 트랜지스터(Q₂)의 콜렉터 전위가 플라이백 트랜스위 2차측 펄스 전위이고 제너다이오드(ZD₁)에 인가되는 기준전압은 레귤레이터 집적소자(IC₁)의 단자(④)에서 출력되는 전원 전압이 되므로 결국 전원 전압과의 비교가 되는 것이다.

따라서 비교되는 두 전압 사이에 차이가 발생하게 되며 이러한 차이에 의하여 트랜지스터(Q₁)의 베이스에 인가되는 신호의 값이 달라지게 된다.

그러므로 베이스측에 인가되는 신호값이 달라져 트랜지스터(Q₁)의 콜렉터 출력 또한 변화하게 되며 이는 레귤레이터 집적소자(IC₁)의 단자(⑤)의 값을 변화시키게 되는 것과 같아지게 된다.

결국 입력의 변화에 대응하여 레귤레이터 집적소자(IC₁)의 단자(④)에서 출력되는 전압값이 변화하게 된다.

이상에서와 같이 본 고안은 고전압 레귤레이터 회로(6)의 출력 전압을 플라이백 트랜스의 2차측 펄스 전압이 제어 신호 검출회로(3)와 증폭회로(4)를 거친후 전압 레귤레이터 제어회로(5)를 통하여 제어시키게한 것으로써 입력되는 수평 주파수의 변화에 따라 고압과 수평 출력 트랜지스터의 수평 출력 펄스의 진폭을 일정하게 하기 위해서 정전압 전원의 출력 전압을 자동적으로 변화시켜 광범위한 수평 주파수가 입력되더라도 고압과 수평 펄스 진폭의 변화에 따른 수평 출력 트랜지스터의 단락을 방지할 수 있으며 또한 수평 동기의 안정화를 이룰수 있기 때문에 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims

플라이백 트랜스의 2차측 펄스 전압이 저항(R₁₈)과 다이오드(D₆)를 통하여 에이터측에 제너다이오드(ZD₃)가 연결된 트랜지스터(Q₄)의 베이스에 인가되게 제어 신호 검출회로(3)를 구성하고 트랜지스터(Q₄)의 콜렉터 출력은 에미터측에 제너다이오드(ZD₂)와 저항(R₁₂)(R₁₄)이 연결된 트랜지스터(Q₃)의 베이스측에 인가되게 제어 신호 증폭회로(4)를 구성하며 트랜지스터(Q₃)의 콜렉터 출력이 인가되는 트랜지스터(Q₂)의 콜렉터 전압을 제너다이오드(ZD₁)의 전압과 비교한후 트랜지스터(Q₁)를 통하여 출력되도록 레귤레이터 제어회로(5)를 구성하고 트랜지스터(Q₁)의 콜렉터 출력이 전원부(1)와 정류부(2)의 출력이 인가되는 레귤레이터 집적소자(IC₁)와 저항(R₁-R₅) 및 콘덴서(C₄)(C₅)로 구성된 고전압 레귤레이터 회로(6)를 통한 전압 레귤레이터 제어회로(5)로 궤환되어 출력되게 구성한 전원 전압 자동 제어 회로.