JP3469566B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3469566B2 JP3469566B2 JP2001258403A JP2001258403A JP3469566B2 JP 3469566 B2 JP3469566 B2 JP 3469566B2 JP 2001258403 A JP2001258403 A JP 2001258403A JP 2001258403 A JP2001258403 A JP 2001258403A JP 3469566 B2 JP3469566 B2 JP 3469566B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- resistor
- operational amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置に関し、特に、マグアンプ制御回路を有するスイッチ
ング電源装置に関する。
置に関し、特に、マグアンプ制御回路を有するスイッチ
ング電源装置に関する。
【０００２】
【従来の技術】従来のスイッチング電源装置では、２次
側の出力電圧を１次側にフィードバックさせ、１次側の
出力電圧をＰＷＭ制御することにより、出力電圧の安定
化を図ることが行われている。
側の出力電圧を１次側にフィードバックさせ、１次側の
出力電圧をＰＷＭ制御することにより、出力電圧の安定
化を図ることが行われている。
【０００３】一方、異なる電圧（例えば、５Ｖ、１０
Ｖ、…等）を出力する多出力電源では、各出力電圧を個
別に安定化させるために、マグアンプ制御回路が用いら
れている。このマグアンプ制御回路では、出力電圧の制
御が２次側で行われるため、多出力電源の各出力電圧を
個別に安定化させるのに適している。
Ｖ、…等）を出力する多出力電源では、各出力電圧を個
別に安定化させるために、マグアンプ制御回路が用いら
れている。このマグアンプ制御回路では、出力電圧の制
御が２次側で行われるため、多出力電源の各出力電圧を
個別に安定化させるのに適している。
【０００４】図５は、従来のフォワードマグアンプ方式
スイッチング電源装置の構成を示す回路図である。図５
において、トランスＴ２の１次側には巻線Ｎ０が設けら
れ、トランスＴ２の２次側には巻線Ｎ１、Ｎ２が設けら
れている。
スイッチング電源装置の構成を示す回路図である。図５
において、トランスＴ２の１次側には巻線Ｎ０が設けら
れ、トランスＴ２の２次側には巻線Ｎ１、Ｎ２が設けら
れている。
【０００５】巻線Ｎ１に誘起された交流電圧は、整流ダ
イオードＤ１１、フライホイールダイオードＤ１２、平
滑コイルＬ１１および平滑コンデンサＣ１１で平滑化さ
れて、直流出力電圧Ｖｏ１として出力される。ここで、
出力電圧Ｖｏ１は、トランスＴ１の１次側の巻線Ｎ０に
直列接続されたトランジスタＱ１１のベースにフィード
バックされ、トランジスタＱ１１をＰＷＭ制御すること
により、出力電圧Ｖｏ１の安定化が図られている。
イオードＤ１１、フライホイールダイオードＤ１２、平
滑コイルＬ１１および平滑コンデンサＣ１１で平滑化さ
れて、直流出力電圧Ｖｏ１として出力される。ここで、
出力電圧Ｖｏ１は、トランスＴ１の１次側の巻線Ｎ０に
直列接続されたトランジスタＱ１１のベースにフィード
バックされ、トランジスタＱ１１をＰＷＭ制御すること
により、出力電圧Ｖｏ１の安定化が図られている。
【０００６】一方、巻線Ｎ２に誘起された交流電圧は、
整流ダイオードＤ１３、フライホイールダイオードＤ１
４、平滑コイルＬ１２および平滑コンデンサＣ１２で平
滑化されて、直流出力電圧Ｖｏ２として出力される。
整流ダイオードＤ１３、フライホイールダイオードＤ１
４、平滑コイルＬ１２および平滑コンデンサＣ１２で平
滑化されて、直流出力電圧Ｖｏ２として出力される。
【０００７】ここで、出力電圧Ｖｏ２の安定化を出力電
圧Ｖｏ１とは別個に行うために、可飽和リアクトルＬＳ
３を用いたマグアンプ制御回路によるＰＷＭ制御が行わ
れている。このマグアンプ制御回路では、出力電圧Ｖｏ
２が可変抵抗Ｒ２２を介してオペアンプＯＰ４の＋端子
に入力され、オペアンプＯＰ４の−端子にはツェナーダ
イオードＺＤ１で発生された基準電圧Ｖｒｅｆが供給さ
れ、オペアンプＯＰ４において両電圧が比較される。そ
して、オペアンプＯＰ４から出力される制御電流Ｉｍが
抵抗Ｒ２３、ダイオードＤ１５を介して、可飽和リアク
トルＬＳ３とダイオードＤ１３の接点に供給される。な
お、抵抗Ｒ２１はツェナーダイオードＺＤ１の電流供給
抵抗である。
圧Ｖｏ１とは別個に行うために、可飽和リアクトルＬＳ
３を用いたマグアンプ制御回路によるＰＷＭ制御が行わ
れている。このマグアンプ制御回路では、出力電圧Ｖｏ
２が可変抵抗Ｒ２２を介してオペアンプＯＰ４の＋端子
に入力され、オペアンプＯＰ４の−端子にはツェナーダ
イオードＺＤ１で発生された基準電圧Ｖｒｅｆが供給さ
れ、オペアンプＯＰ４において両電圧が比較される。そ
して、オペアンプＯＰ４から出力される制御電流Ｉｍが
抵抗Ｒ２３、ダイオードＤ１５を介して、可飽和リアク
トルＬＳ３とダイオードＤ１３の接点に供給される。な
お、抵抗Ｒ２１はツェナーダイオードＺＤ１の電流供給
抵抗である。
【０００８】可飽和リアクトルＬＳ３とダイオードＤ１
３の接点が負電位になると、可飽和リアクトルＬＳ３に
向かってオペアンプＯＰ４からダイオードＤ１５を介し
て制御電流Ｉｍが流れ、この制御電流Ｉｍの大きさに対
応した可飽和リアクトルＬＳ３の磁束のリセットが行わ
れる。この磁束のリセットが行われると、可飽和リアク
トルＬＳ３は飽和状態から非飽和状態になる。
３の接点が負電位になると、可飽和リアクトルＬＳ３に
向かってオペアンプＯＰ４からダイオードＤ１５を介し
て制御電流Ｉｍが流れ、この制御電流Ｉｍの大きさに対
応した可飽和リアクトルＬＳ３の磁束のリセットが行わ
れる。この磁束のリセットが行われると、可飽和リアク
トルＬＳ３は飽和状態から非飽和状態になる。
【０００９】可飽和リアクトルＬＳ３が非飽和状態にな
ると、可飽和リアクトルＬＳ３のインダクタンスが大き
くなり、次の時刻に巻線Ｎ２から可飽和リアクトルＬＳ
３に正方向に電圧Ｅが印加されても、磁束のリセット量
ΔΦに対応した時間ΔＴだけ遅れて電流が流れ始める。
ここで、磁束（ΔΦ）＝電圧時間積（時間ΔＴ×面積
Ｅ）の関係より、ΔＴ＝ΔΦ／Ｅとなり、磁束のリセッ
ト量ΔΦを制御することにより、トランスＴ２の巻線Ｎ
２を流れるパルス電流のパルス幅を変化させる。これに
より、２次側でＰＷＭ制御できる。
ると、可飽和リアクトルＬＳ３のインダクタンスが大き
くなり、次の時刻に巻線Ｎ２から可飽和リアクトルＬＳ
３に正方向に電圧Ｅが印加されても、磁束のリセット量
ΔΦに対応した時間ΔＴだけ遅れて電流が流れ始める。
ここで、磁束（ΔΦ）＝電圧時間積（時間ΔＴ×面積
Ｅ）の関係より、ΔＴ＝ΔΦ／Ｅとなり、磁束のリセッ
ト量ΔΦを制御することにより、トランスＴ２の巻線Ｎ
２を流れるパルス電流のパルス幅を変化させる。これに
より、２次側でＰＷＭ制御できる。
【００１０】図６は、従来のプッシュプルマグアンプ方
式スイッチング電源装置の構成を示す回路図である。図
６において、トランスＴ１の１次側には巻線Ｎ０が設け
られるとともに、トランスＴ１の２次側には巻線Ｎ１〜
Ｎ４が設けられている。ここで、トランスＴ１の１次側
巻線Ｎ０の接続されるトランジスタＦ２、Ｆ３とトラン
ジスタＦ１、Ｆ４を交互にオン・オフさせることによ
り、トランスＴ１の巻線Ｎ０に流れる電流の正負を交互
に切り替えることができる。なお、コンデンサＣ０はト
ランスＴ１の飽和防止用コンデンサである。
式スイッチング電源装置の構成を示す回路図である。図
６において、トランスＴ１の１次側には巻線Ｎ０が設け
られるとともに、トランスＴ１の２次側には巻線Ｎ１〜
Ｎ４が設けられている。ここで、トランスＴ１の１次側
巻線Ｎ０の接続されるトランジスタＦ２、Ｆ３とトラン
ジスタＦ１、Ｆ４を交互にオン・オフさせることによ
り、トランスＴ１の巻線Ｎ０に流れる電流の正負を交互
に切り替えることができる。なお、コンデンサＣ０はト
ランスＴ１の飽和防止用コンデンサである。
【００１１】一方、二次側の巻線Ｎ３、Ｎ４に誘起され
た交流電圧は、整流ダイオードＤ２１、Ｄ２２で全波整
流され、平滑コイルＬ２１および平滑コンデンサＣ２１
で平滑化されて、抵抗Ｒ３１に直流電圧（例えば５Ｖ）
が出力される。
た交流電圧は、整流ダイオードＤ２１、Ｄ２２で全波整
流され、平滑コイルＬ２１および平滑コンデンサＣ２１
で平滑化されて、抵抗Ｒ３１に直流電圧（例えば５Ｖ）
が出力される。
【００１２】また、二次側の巻線Ｎ１、Ｎ２に誘起され
た交流電圧は、整流ダイオードＤ１、Ｄ２で全波整流さ
れ、平滑コイルＬ１および平滑コンデンサＣ１で平滑化
されて、抵抗Ｒ４２に直流電圧（例えば１０Ｖ）が出力
される。ここで、抵抗Ｒ４２に掛かる出力電圧の安定化
を図るために、可飽和リアクトルＬＳ１、ＬＳ２を用い
たマグアンプ制御回路のＰＷＭ制御が行われる。
た交流電圧は、整流ダイオードＤ１、Ｄ２で全波整流さ
れ、平滑コイルＬ１および平滑コンデンサＣ１で平滑化
されて、抵抗Ｒ４２に直流電圧（例えば１０Ｖ）が出力
される。ここで、抵抗Ｒ４２に掛かる出力電圧の安定化
を図るために、可飽和リアクトルＬＳ１、ＬＳ２を用い
たマグアンプ制御回路のＰＷＭ制御が行われる。
【００１３】このマグアンプ制御回路では、抵抗４２と
並列接続される抵抗Ｒ４１を介して、トランジスタＱ１
２が接続され、このトランジスタＱ１２から出力される
制御電流Ｉｍが抵抗Ｒ４３、ダイオードＤ３、Ｄ４を介
して、可飽和リアクトルＬＳ１、ＬＳ２とダイオードＤ
１、Ｄ２の接点ｄ１、ｄ２へと流れる構成となってい
る。ただし、トランジスタＱ１２のＯＮ／ＯＦＦ制御す
るオペアンプ等は図６から省略されている。そして、上
記各接点ｄ１、ｄ２が負電位となる期間に可飽和リアク
トルＬＳ１、ＬＳ２の磁束のリセットを行うことによ
り、トランスＴ１の巻線Ｎ１、Ｎ２に流れるパルス電流
のパルス幅を変化させて、出力電圧の安定化制御が行わ
れる。
並列接続される抵抗Ｒ４１を介して、トランジスタＱ１
２が接続され、このトランジスタＱ１２から出力される
制御電流Ｉｍが抵抗Ｒ４３、ダイオードＤ３、Ｄ４を介
して、可飽和リアクトルＬＳ１、ＬＳ２とダイオードＤ
１、Ｄ２の接点ｄ１、ｄ２へと流れる構成となってい
る。ただし、トランジスタＱ１２のＯＮ／ＯＦＦ制御す
るオペアンプ等は図６から省略されている。そして、上
記各接点ｄ１、ｄ２が負電位となる期間に可飽和リアク
トルＬＳ１、ＬＳ２の磁束のリセットを行うことによ
り、トランスＴ１の巻線Ｎ１、Ｎ２に流れるパルス電流
のパルス幅を変化させて、出力電圧の安定化制御が行わ
れる。
【００１４】このプッシュプルマグアンプ方式スイッチ
ング電源装置では、トランジスタＦ１〜Ｆ４で構成され
るフェイズシフトフルブリッジ回路を１次側回路に用い
ることにより、低ノイズ化を図ることが可能となる。
ング電源装置では、トランジスタＦ１〜Ｆ４で構成され
るフェイズシフトフルブリッジ回路を１次側回路に用い
ることにより、低ノイズ化を図ることが可能となる。
【００１５】
【発明が解決しようとする課題】しかしながら、可飽和
リアクトルＬＳ１、ＬＳ２の電圧ＶＳ１、ＶＳ２は、制
御電流Ｉｍの大きさだけに依存するのではなく、可飽和
リアクトルＬＳ１、ＬＳ２の保磁力Ｈｃ１、Ｈｃ２にも
依存する。このため、可飽和リアクトルＬＳ１、ＬＳ２
の保磁力Ｈｃ１、Ｈｃ２が異なると、可飽和リアクトル
ＬＳ１、ＬＳ２に流れる電流が同じであっても、ダイオ
ードＤ１、Ｄ２に流れる電流のオン幅が異なるようにな
る。
リアクトルＬＳ１、ＬＳ２の電圧ＶＳ１、ＶＳ２は、制
御電流Ｉｍの大きさだけに依存するのではなく、可飽和
リアクトルＬＳ１、ＬＳ２の保磁力Ｈｃ１、Ｈｃ２にも
依存する。このため、可飽和リアクトルＬＳ１、ＬＳ２
の保磁力Ｈｃ１、Ｈｃ２が異なると、可飽和リアクトル
ＬＳ１、ＬＳ２に流れる電流が同じであっても、ダイオ
ードＤ１、Ｄ２に流れる電流のオン幅が異なるようにな
る。
【００１６】この結果、プッシュ時とプル時で電流バラ
ンスが崩れ、トランスＴ１の飽和防止用コンデンサＣ０
が電流の差分だけ直流バイアスされる。このため、トラ
ンスＴ１のプッシュ時とプル時での電圧時間積がアンバ
ランスとなり、トランスＴ１が飽和するという問題があ
った。
ンスが崩れ、トランスＴ１の飽和防止用コンデンサＣ０
が電流の差分だけ直流バイアスされる。このため、トラ
ンスＴ１のプッシュ時とプル時での電圧時間積がアンバ
ランスとなり、トランスＴ１が飽和するという問題があ
った。
【００１７】また、従来のマグアンプ制御回路では、基
準電圧Ｖｒｅｆが外部回路から供給されている場合、出
力電圧の低ノイズ化を図るためのコモンモードチョーク
を出力線路に挿入すると、基準電圧Ｖｒｅｆのグランド
レファレンスを分離する必要がある。このため、従来の
回路ではそのままコモンモードチョークを出力線路に挿
入することができず、出力電圧の低ノイズ化が困難だっ
た。
準電圧Ｖｒｅｆが外部回路から供給されている場合、出
力電圧の低ノイズ化を図るためのコモンモードチョーク
を出力線路に挿入すると、基準電圧Ｖｒｅｆのグランド
レファレンスを分離する必要がある。このため、従来の
回路ではそのままコモンモードチョークを出力線路に挿
入することができず、出力電圧の低ノイズ化が困難だっ
た。
【００１８】さらに、出力電圧と基準電圧Ｖｒｅｆとの
比較結果に基づいて可飽和リアクトルのリセット量を制
御するだけでは、出力電圧制御の安定性が悪いという問
題もあった。
比較結果に基づいて可飽和リアクトルのリセット量を制
御するだけでは、出力電圧制御の安定性が悪いという問
題もあった。
【００１９】そこで、本発明の第１の目的は、可飽和リ
アクトルの保磁力のばらつきによる磁束のリセット量の
ばらつきを低減することが可能なスイッチング電源装置
を提供することである。
アクトルの保磁力のばらつきによる磁束のリセット量の
ばらつきを低減することが可能なスイッチング電源装置
を提供することである。
【００２０】また、本発明の第２の目的は、コモンモー
ドチョークの挿入を可能として、低ノイズ化を図ること
が可能なスイッチング電源装置を提供することである。
ドチョークの挿入を可能として、低ノイズ化を図ること
が可能なスイッチング電源装置を提供することである。
【００２１】また、本発明の第３の目的は、出力電圧制
御の安定性を向上させることが可能なスイッチング電源
装置を提供することである。
御の安定性を向上させることが可能なスイッチング電源
装置を提供することである。
【００２２】
【課題を解決するための手段】上述した課題を解決する
ために、本発明は、トランスの２次側巻線と直列に接続
された可飽和リアクトルと、前記トランスの２次側巻線
の交流出力を平滑化する平滑化回路と、前記平滑化回路
からの直流出力電圧と基準電圧とを比較するオペアンプ
と、前記トランスの２次側巻線の出力線路に並列に接続
され前記オペアンプの出力電圧がベースに供給されるト
ランジスタと、一端が前記トランジスタのコレクタに接
続された第１の抵抗と、一端が前記トランジスタのベー
スに接続された第２の抵抗と、前記第１の抵抗の他端と
前記第２の抵抗の他端との接続点と前記可飽和リアクト
ルの出力端との間に接続されるダイオードとを持ち、前
記オペアンプの比較結果に基づいて前記可飽和リアクト
ルの制御電圧を発生する制御電圧発生回路とを具備し、
前記制御電圧発生回路からの制御電圧に基づいて前記可
飽和リアクトルの磁束のリセットを行うことを特徴とす
る。
ために、本発明は、トランスの２次側巻線と直列に接続
された可飽和リアクトルと、前記トランスの２次側巻線
の交流出力を平滑化する平滑化回路と、前記平滑化回路
からの直流出力電圧と基準電圧とを比較するオペアンプ
と、前記トランスの２次側巻線の出力線路に並列に接続
され前記オペアンプの出力電圧がベースに供給されるト
ランジスタと、一端が前記トランジスタのコレクタに接
続された第１の抵抗と、一端が前記トランジスタのベー
スに接続された第２の抵抗と、前記第１の抵抗の他端と
前記第２の抵抗の他端との接続点と前記可飽和リアクト
ルの出力端との間に接続されるダイオードとを持ち、前
記オペアンプの比較結果に基づいて前記可飽和リアクト
ルの制御電圧を発生する制御電圧発生回路とを具備し、
前記制御電圧発生回路からの制御電圧に基づいて前記可
飽和リアクトルの磁束のリセットを行うことを特徴とす
る。
【００２３】これにより、可飽和リアクトルのリセット
量を電圧で制御することが可能となり、可飽和リアクト
ルの保磁力の影響を受けることなく、可飽和リアクトル
をリセットすることが可能となることから、可飽和リア
クトルの保磁力のばらつきによる磁束のリセット量のば
らつきを低減することが可能となる。
量を電圧で制御することが可能となり、可飽和リアクト
ルの保磁力の影響を受けることなく、可飽和リアクトル
をリセットすることが可能となることから、可飽和リア
クトルの保磁力のばらつきによる磁束のリセット量のば
らつきを低減することが可能となる。
【００２４】また、本発明は、トランスの２次側巻線と
直列に接続された可飽和リアクトルと、前記トランスの
２次側巻線の交流出力を平滑化する平滑化回路と、前記
平滑化回路と出力端との間に接続されたコモンモードチ
ョークと、前記出力端の直流出力電圧と基準電圧とを比
較する第１のオペアンプと、前記２次側巻線の出力イン
ダクタ電流を検出する電流センサと、前記電流センサに
よって検出された電流に応じた電圧と前記第１のオペア
ンプの出力をフォトカプラを介して入力した電圧とを比
較する第２のオペアンプと、前記第２のオペアンプの出
力電圧がベースに供給されるトランジスタと、一端が前
記トランジスタのコレクタに接続された第１の抵抗と、
一端が前記トランジスタのベースに接続された第２の抵
抗と、前記第１の抵抗の他端と前記第２の抵抗の他端と
の接続点と前記可飽和リアクトルの出力端との間に接続
されるダイオードとを持ち、前記第２のオペアンプの比
較結果に基づいて前記可飽和リアクトルの制御電圧を発
生する制御電圧発生回路とを具備し、前記制御電圧発生
回路からの制御電圧に基づいて前記可飽和リアクトルの
磁束のリセットを行うことを特徴とする。
直列に接続された可飽和リアクトルと、前記トランスの
２次側巻線の交流出力を平滑化する平滑化回路と、前記
平滑化回路と出力端との間に接続されたコモンモードチ
ョークと、前記出力端の直流出力電圧と基準電圧とを比
較する第１のオペアンプと、前記２次側巻線の出力イン
ダクタ電流を検出する電流センサと、前記電流センサに
よって検出された電流に応じた電圧と前記第１のオペア
ンプの出力をフォトカプラを介して入力した電圧とを比
較する第２のオペアンプと、前記第２のオペアンプの出
力電圧がベースに供給されるトランジスタと、一端が前
記トランジスタのコレクタに接続された第１の抵抗と、
一端が前記トランジスタのベースに接続された第２の抵
抗と、前記第１の抵抗の他端と前記第２の抵抗の他端と
の接続点と前記可飽和リアクトルの出力端との間に接続
されるダイオードとを持ち、前記第２のオペアンプの比
較結果に基づいて前記可飽和リアクトルの制御電圧を発
生する制御電圧発生回路とを具備し、前記制御電圧発生
回路からの制御電圧に基づいて前記可飽和リアクトルの
磁束のリセットを行うことを特徴とする。
【００２５】これにより、出力電圧のグランドレベルと
マグアンプ制御回路のグランドレベルとを切り離すこと
が可能となり、出力電圧の前段にコモンモードチョーク
を設けた場合においても、基準電圧のグランドリファレ
ンスも分離することが可能となり、出力電圧の低ノイズ
化を図ることが可能となる。
マグアンプ制御回路のグランドレベルとを切り離すこと
が可能となり、出力電圧の前段にコモンモードチョーク
を設けた場合においても、基準電圧のグランドリファレ
ンスも分離することが可能となり、出力電圧の低ノイズ
化を図ることが可能となる。
【００２６】また、出力インダクタ電流を電流センサで
検出するループにより、可飽和リアクトルのリセット量
を制御することが可能となり、出力電圧の変動に対する
応答性を向上させて、出力電圧制御の安定性を向上させ
ることが可能となる。
検出するループにより、可飽和リアクトルのリセット量
を制御することが可能となり、出力電圧の変動に対する
応答性を向上させて、出力電圧制御の安定性を向上させ
ることが可能となる。
【００２７】
【発明の実施の形態】以下、本発明の実施形態に係わる
スイッチング電源装置について図面を参照しながら説明
する。
スイッチング電源装置について図面を参照しながら説明
する。
【００２８】図１は、本発明の第１実施形態に係わるス
イッチング電源装置の構成を示す回路図である。
イッチング電源装置の構成を示す回路図である。
【００２９】図１において、トランスＴ１の２次側の巻
線Ｎ１、Ｎ２に誘起された交流電圧は、整流ダイオード
Ｄ１、Ｄ２で全波整流され、平滑コイルＬ１および平滑
コンデンサＣ１で平滑化されて、抵抗Ｒ６２に直流出力
電圧Ｖ０が出力される。なお、平滑コイルＬ１の前段に
接続されたダイオードＤ５は転流用ダイオード、コンデ
ンサＣ３１、抵抗Ｒ５１はスナバ回路である。また、図
１、および後述する図２、図４では、トランスＴ１の１
次側回路は従来回路と同じであるので、省略されてい
る。
線Ｎ１、Ｎ２に誘起された交流電圧は、整流ダイオード
Ｄ１、Ｄ２で全波整流され、平滑コイルＬ１および平滑
コンデンサＣ１で平滑化されて、抵抗Ｒ６２に直流出力
電圧Ｖ０が出力される。なお、平滑コイルＬ１の前段に
接続されたダイオードＤ５は転流用ダイオード、コンデ
ンサＣ３１、抵抗Ｒ５１はスナバ回路である。また、図
１、および後述する図２、図４では、トランスＴ１の１
次側回路は従来回路と同じであるので、省略されてい
る。
【００３０】そして、第１の実施形態におけるマグアン
プ制御回路は以下の構成を有する。出力電圧Ｖ０が可変
抵抗Ｒ６０を介してオペアンプＯＰ１の−端子に入力さ
れ、その＋端子にはツェナーダイオードＺＤ２で発生さ
れた基準電圧Ｖｒｅｆが入力され、両電圧がオペアンプ
ＯＰ１にて比較される。なお、抵抗Ｒ５４、Ｒ５８、Ｒ
５９、Ｒ６１は電流供給抵抗であり、コンデンサＣ３
４、Ｃ３２、Ｃ３３、および抵抗Ｒ５７、Ｒ５６は位相
補償回路などを構成するオペアンプＯＰ１の周辺回路で
ある。
プ制御回路は以下の構成を有する。出力電圧Ｖ０が可変
抵抗Ｒ６０を介してオペアンプＯＰ１の−端子に入力さ
れ、その＋端子にはツェナーダイオードＺＤ２で発生さ
れた基準電圧Ｖｒｅｆが入力され、両電圧がオペアンプ
ＯＰ１にて比較される。なお、抵抗Ｒ５４、Ｒ５８、Ｒ
５９、Ｒ６１は電流供給抵抗であり、コンデンサＣ３
４、Ｃ３２、Ｃ３３、および抵抗Ｒ５７、Ｒ５６は位相
補償回路などを構成するオペアンプＯＰ１の周辺回路で
ある。
【００３１】そして、オペアンプＯＰ１の出力信号は抵
抗Ｒ５５を介してトランジスタＱ１１のベース端子に入
力され、このトランジスタＱ１１のコレクタから出力電
圧Ｖ０と基準電圧Ｖｒｅｆとの差分に対応した制御電流
Ｉｍが出力される。本発明では、このトランジスタＱ１
１から出力される制御電流Ｉｍを可変制御できるよう
に、トランジスタＱ１１のベースに、トランジスタＱ１
１の制御電流Ｉｍが抵抗Ｒ１０を介してフィードバック
される構成となっている。
抗Ｒ５５を介してトランジスタＱ１１のベース端子に入
力され、このトランジスタＱ１１のコレクタから出力電
圧Ｖ０と基準電圧Ｖｒｅｆとの差分に対応した制御電流
Ｉｍが出力される。本発明では、このトランジスタＱ１
１から出力される制御電流Ｉｍを可変制御できるよう
に、トランジスタＱ１１のベースに、トランジスタＱ１
１の制御電流Ｉｍが抵抗Ｒ１０を介してフィードバック
される構成となっている。
【００３２】このため、抵抗Ｒ１０と、Ｒ１１の接続点
ｋの電位Ｖｋは、トランジスタＱ１１のベース−エミッ
タ間電圧をＶｂｅ、抵抗Ｒ１０の電圧をＶｒとすると、
Ｖｋ＝Ｖ０−Ｖｂｅ−Ｖｒ＝一定に保持される。この結
果、抵抗Ｒ１０に流れる電流Ｉｋを一定にすると、可飽
和リアクトルＬＳ１、ＬＳ２の電圧ＶＳ１、ＶＳ２は等
しくなり、可飽和リアクトルＬＳ１、ＬＳ２の保磁力Ｈ
ｃ１、Ｈｃ２が異なっている場合においても、可飽和リ
アクトルＬＳ１、ＬＳ２のリセット量を等しくすること
ができる。トランジスタＱ１１から出力された制御電流
Ｉｍは、抵抗Ｒ１１、ダイオードＤ３、Ｄ４を介して、
可飽和リアクトルＬＳ１、ＬＳ２とダイオードＤ１、Ｄ
２の接点ｄ１、ｄ２に供給される。この各接点ｄ１、ｄ
２が負電位となる期間に、制御電流Ｉｍが可飽和リアク
トルＬＳ１、ＬＳ２に流れることにより、可飽和リアク
トルＬＳ１、ＬＳ２の磁束のリセットが行われる。
ｋの電位Ｖｋは、トランジスタＱ１１のベース−エミッ
タ間電圧をＶｂｅ、抵抗Ｒ１０の電圧をＶｒとすると、
Ｖｋ＝Ｖ０−Ｖｂｅ−Ｖｒ＝一定に保持される。この結
果、抵抗Ｒ１０に流れる電流Ｉｋを一定にすると、可飽
和リアクトルＬＳ１、ＬＳ２の電圧ＶＳ１、ＶＳ２は等
しくなり、可飽和リアクトルＬＳ１、ＬＳ２の保磁力Ｈ
ｃ１、Ｈｃ２が異なっている場合においても、可飽和リ
アクトルＬＳ１、ＬＳ２のリセット量を等しくすること
ができる。トランジスタＱ１１から出力された制御電流
Ｉｍは、抵抗Ｒ１１、ダイオードＤ３、Ｄ４を介して、
可飽和リアクトルＬＳ１、ＬＳ２とダイオードＤ１、Ｄ
２の接点ｄ１、ｄ２に供給される。この各接点ｄ１、ｄ
２が負電位となる期間に、制御電流Ｉｍが可飽和リアク
トルＬＳ１、ＬＳ２に流れることにより、可飽和リアク
トルＬＳ１、ＬＳ２の磁束のリセットが行われる。
【００３３】次に、本発明の第１の実施形態のスイッチ
ング電源装置の動作を説明する。
ング電源装置の動作を説明する。
【００３４】まず、可飽和リアクトルＬＳ１が低インダ
クタンス状態にあるとき、巻線Ｎ１には負電圧が誘起さ
れ、接点ｔ１が負電位となる。すると、接点ｄ１の電位
は接点ｔ１の電位に一致しようとして、接点ｄ１の電位
は負電位になる。
クタンス状態にあるとき、巻線Ｎ１には負電圧が誘起さ
れ、接点ｔ１が負電位となる。すると、接点ｄ１の電位
は接点ｔ１の電位に一致しようとして、接点ｄ１の電位
は負電位になる。
【００３５】一方、オペアンプＯＰ１では、出力電圧Ｖ
０と基準電圧Ｖｒｅｆとが比較され、その比較に応じた
電圧がトランジスタＱ１１のベースに供給され、これに
よりトランジスタＱ１１のコレクタから出力電圧Ｖ０と
基準電圧Ｖｒｅｆの差分に対応した制御電流が出力され
る。
０と基準電圧Ｖｒｅｆとが比較され、その比較に応じた
電圧がトランジスタＱ１１のベースに供給され、これに
よりトランジスタＱ１１のコレクタから出力電圧Ｖ０と
基準電圧Ｖｒｅｆの差分に対応した制御電流が出力され
る。
【００３６】トランジスタＱ１１から抵抗１１を介して
出力された制御電流Ｉｍは、ダイオードＤ３側に流れ、
制御電流Ｉｍに対応した電流ＩＤ３がダイオードＤ３か
ら接点ｄ１を介し可飽和リアクトルＬＳ１に流れる。こ
のため、可飽和リアクトルＬＳ１には電圧ＶＳ１が発生
し、電圧時間積Ａ＝ＶＳ１×（Ｔ２−Ｔ１）に対応した
可飽和リアクトルＬＳ１の磁束のリセットが行われる。
なお、（Ｔ２−Ｔ１）は可飽和リアクトルＬＳ１に流れ
る電流ＩＤ３のＯＮ時間である。
出力された制御電流Ｉｍは、ダイオードＤ３側に流れ、
制御電流Ｉｍに対応した電流ＩＤ３がダイオードＤ３か
ら接点ｄ１を介し可飽和リアクトルＬＳ１に流れる。こ
のため、可飽和リアクトルＬＳ１には電圧ＶＳ１が発生
し、電圧時間積Ａ＝ＶＳ１×（Ｔ２−Ｔ１）に対応した
可飽和リアクトルＬＳ１の磁束のリセットが行われる。
なお、（Ｔ２−Ｔ１）は可飽和リアクトルＬＳ１に流れ
る電流ＩＤ３のＯＮ時間である。
【００３７】次の時刻において、巻線Ｎ１に正電圧が誘
起され、接点ｔ１が正電位となると、接点ｔ１から可飽
和リアクトルＬＳ１に電流ＩＤ１が流れようとする。し
かし、可飽和リアクトルＬＳ１は、上記した電圧時間積
Ａの分だけリセットされ、非飽和状態になっているの
で、直ちに電流ＩＤ１は流れず、可飽和リアクトルＬＳ
１が飽和状態に移行するための電圧時間積Ａに対応した
時間Δｔ１だけ遅れて電流ＩＤ１が流れ始め、パルス幅
ｔｏｎ１の電流ＩＤ１が出力される。
起され、接点ｔ１が正電位となると、接点ｔ１から可飽
和リアクトルＬＳ１に電流ＩＤ１が流れようとする。し
かし、可飽和リアクトルＬＳ１は、上記した電圧時間積
Ａの分だけリセットされ、非飽和状態になっているの
で、直ちに電流ＩＤ１は流れず、可飽和リアクトルＬＳ
１が飽和状態に移行するための電圧時間積Ａに対応した
時間Δｔ１だけ遅れて電流ＩＤ１が流れ始め、パルス幅
ｔｏｎ１の電流ＩＤ１が出力される。
【００３８】一方、巻線Ｎ２に負電圧が誘起され、接点
ｔ２が負電位となると、接点ｄ２の電位は接点ｔ２の電
位に一致しようとして、接点ｄ２の電位は負電位にな
る。
ｔ２が負電位となると、接点ｄ２の電位は接点ｔ２の電
位に一致しようとして、接点ｄ２の電位は負電位にな
る。
【００３９】ここで、オペアンプＯＰ１の出力に基づ
き、トランジスタＱ１１から出力電圧Ｖ０と基準電圧Ｖ
ｒｅｆの差分に対応した制御電流が流れる。その制御電
流ＩｍはダイオードＤ４側に流れ、制御電流Ｉｍに対応
した電流ＩＤ４がダイオードＤ４から接点ｄ２を介し可
飽和リアクトルＬＳ２に流れる。このため、可飽和リア
クトルＬＳ２には電圧ＶＳ２が発生し、電圧時間積Ｂ＝
ＶＳ２×（Ｔ４−Ｔ３）に対応した可飽和リアクトルＬ
Ｓ２の磁束のリセットが行われる。なお、（Ｔ４−Ｔ
３）は可飽和リアクトルＬＳ２に流れる電流ＩＤ４のＯ
Ｎ時間である。
き、トランジスタＱ１１から出力電圧Ｖ０と基準電圧Ｖ
ｒｅｆの差分に対応した制御電流が流れる。その制御電
流ＩｍはダイオードＤ４側に流れ、制御電流Ｉｍに対応
した電流ＩＤ４がダイオードＤ４から接点ｄ２を介し可
飽和リアクトルＬＳ２に流れる。このため、可飽和リア
クトルＬＳ２には電圧ＶＳ２が発生し、電圧時間積Ｂ＝
ＶＳ２×（Ｔ４−Ｔ３）に対応した可飽和リアクトルＬ
Ｓ２の磁束のリセットが行われる。なお、（Ｔ４−Ｔ
３）は可飽和リアクトルＬＳ２に流れる電流ＩＤ４のＯ
Ｎ時間である。
【００４０】次の時刻Ｔ５において、巻線Ｎ２に正電圧
が誘起され、接点ｔ２が正電位となると、接点ｔ２から
可飽和リアクトルＬＳ２に電流ＩＤ２が流れようとす
る。しかし、可飽和リアクトルＬＳ２は上記電圧時間積
Ｂの分だけリセットされ、可飽和リアクトルＬＳ２は非
飽和状態になっているので、直ちに電流ＩＤ２は流れ
ず、可飽和リアクトルＬＳ２が飽和状態に移行するため
の電圧時間積Ｂに対応した時間Δｔ２だけ遅れて電流Ｉ
Ｄ２が流れ始め、パルス幅ｔｏｎ２の電流ＩＤ２が出力
される。
が誘起され、接点ｔ２が正電位となると、接点ｔ２から
可飽和リアクトルＬＳ２に電流ＩＤ２が流れようとす
る。しかし、可飽和リアクトルＬＳ２は上記電圧時間積
Ｂの分だけリセットされ、可飽和リアクトルＬＳ２は非
飽和状態になっているので、直ちに電流ＩＤ２は流れ
ず、可飽和リアクトルＬＳ２が飽和状態に移行するため
の電圧時間積Ｂに対応した時間Δｔ２だけ遅れて電流Ｉ
Ｄ２が流れ始め、パルス幅ｔｏｎ２の電流ＩＤ２が出力
される。
【００４１】このように、本発明のマグアンプ制御回路
を用いたスイッチング電源装置では、電圧時間積Ａ、Ｂ
によって電流ＩＤ１、ＩＤ２のオン幅ｔｏｎ１、ｔｏｎ
２を制御することが可能となり、負荷変動に対応させて
出力電圧を安定化させることが可能となる。ここで、電
圧時間積Ａ、Ｂは、可飽和リアクトルＬＳ１、ＬＳ２の
電圧ＶＳ１、ＶＳ２によって決まり、電圧ＶＳ１、ＶＳ
２は可飽和リアクトルＬＳ１、ＬＳ２に流れる制御電流
Ｉｍにより決まる。このため、制御電流Ｉｍの大きさを
抵抗Ｒ１０によって制御することにより、電流ＩＤ１、
ＩＤ２のパルス幅ｔｏｎ１とｔｏｎ２を同じ値に制御す
ることが可能となる。
を用いたスイッチング電源装置では、電圧時間積Ａ、Ｂ
によって電流ＩＤ１、ＩＤ２のオン幅ｔｏｎ１、ｔｏｎ
２を制御することが可能となり、負荷変動に対応させて
出力電圧を安定化させることが可能となる。ここで、電
圧時間積Ａ、Ｂは、可飽和リアクトルＬＳ１、ＬＳ２の
電圧ＶＳ１、ＶＳ２によって決まり、電圧ＶＳ１、ＶＳ
２は可飽和リアクトルＬＳ１、ＬＳ２に流れる制御電流
Ｉｍにより決まる。このため、制御電流Ｉｍの大きさを
抵抗Ｒ１０によって制御することにより、電流ＩＤ１、
ＩＤ２のパルス幅ｔｏｎ１とｔｏｎ２を同じ値に制御す
ることが可能となる。
【００４２】図２は、本発明の第２の実施形態のスイッ
チング電源装置の構成を示す回路図である。第２の実施
形態と上記した第１の実施形態とでは、巻線Ｎ１、Ｎ２
の出力線路にノイズ低減化のためにコモンモードチョー
クＢＣが挿入接続されている点と、マグアンプ制御回路
にフォトカプラＰＣが接続されている点が主に異なって
いる。
チング電源装置の構成を示す回路図である。第２の実施
形態と上記した第１の実施形態とでは、巻線Ｎ１、Ｎ２
の出力線路にノイズ低減化のためにコモンモードチョー
クＢＣが挿入接続されている点と、マグアンプ制御回路
にフォトカプラＰＣが接続されている点が主に異なって
いる。
【００４３】図２において、トランスＴ１の２次側には
巻線Ｎ１、Ｎ２が設けられ、この巻線Ｎ１、Ｎ２に誘起
された交流電圧は、整流ダイオードＤ１、Ｄ２で全波整
流され、平滑コイルＬ１および平滑コンデンサＣ１で平
滑化される。この平滑化された電圧は、コモンモードチ
ョークＢＣを介してコンデンサＣ２に供給され、直流出
力電圧Ｖ０として出力される。
巻線Ｎ１、Ｎ２が設けられ、この巻線Ｎ１、Ｎ２に誘起
された交流電圧は、整流ダイオードＤ１、Ｄ２で全波整
流され、平滑コイルＬ１および平滑コンデンサＣ１で平
滑化される。この平滑化された電圧は、コモンモードチ
ョークＢＣを介してコンデンサＣ２に供給され、直流出
力電圧Ｖ０として出力される。
【００４４】この出力電圧Ｖ０は、抵抗Ｒ２を介してオ
ペアンプＯＰ２の−端子に入力され、このオペアンプＯ
Ｐ２の＋端子には基準電圧Ｖｒｅｆ１が供給され、オペ
アンプＯＰ２にて両電圧（Ｖ０とＶｒｅｆ１）が比較さ
れる。そして、オペアンプＯＰ２での比較結果がフォト
カプラＰＣを介してオペアンプＯＰ３の＋端子に入力さ
れる。なお、抵抗Ｒ１、Ｒ４、Ｒ５は電流供給抵抗、抵
抗Ｒ３，コンデンサＣ３はオペアンプＯＰ２の位相補償
回路、電圧ＶＣ１、ＶＣ２はフォトカプラＰＣのバイア
ス電源である。
ペアンプＯＰ２の−端子に入力され、このオペアンプＯ
Ｐ２の＋端子には基準電圧Ｖｒｅｆ１が供給され、オペ
アンプＯＰ２にて両電圧（Ｖ０とＶｒｅｆ１）が比較さ
れる。そして、オペアンプＯＰ２での比較結果がフォト
カプラＰＣを介してオペアンプＯＰ３の＋端子に入力さ
れる。なお、抵抗Ｒ１、Ｒ４、Ｒ５は電流供給抵抗、抵
抗Ｒ３，コンデンサＣ３はオペアンプＯＰ２の位相補償
回路、電圧ＶＣ１、ＶＣ２はフォトカプラＰＣのバイア
ス電源である。
【００４５】ここで、フォトカプラＰＣを用いる理由
は、巻線Ｎ１、Ｎ２の出力回路にコモンモードチョーク
ＢＣを挿入したことにより、このコモンモードチョーク
ＢＣの一次側と二次側はグランドが分離された構成とな
っている。このため、マグアンプ制御回路においても、
フォトカプラＰＣにより、グランドを分離した構成とし
ている。
は、巻線Ｎ１、Ｎ２の出力回路にコモンモードチョーク
ＢＣを挿入したことにより、このコモンモードチョーク
ＢＣの一次側と二次側はグランドが分離された構成とな
っている。このため、マグアンプ制御回路においても、
フォトカプラＰＣにより、グランドを分離した構成とし
ている。
【００４６】即ち、オペアンプＯＰ２からの出力をフォ
トカプラＰＣを介してオペアンプＯＰ３に入力すること
により、出力電圧Ｖ０のグランドレベルとマグアンプ制
御回路のグランドレベルを電気的に切り離す構成とする
ことが出来る。このため、出力電圧Ｖ０の前段にコモン
モードチョークＢＣを設けた場合においても、基準電圧
（Ｖｒｅｆ１、Ｖｒｅｆ２）のグランドリファレンスを
分離することが可能となり、出力電圧Ｖ０の低ノイズ化
を図ることが可能となる。
トカプラＰＣを介してオペアンプＯＰ３に入力すること
により、出力電圧Ｖ０のグランドレベルとマグアンプ制
御回路のグランドレベルを電気的に切り離す構成とする
ことが出来る。このため、出力電圧Ｖ０の前段にコモン
モードチョークＢＣを設けた場合においても、基準電圧
（Ｖｒｅｆ１、Ｖｒｅｆ２）のグランドリファレンスを
分離することが可能となり、出力電圧Ｖ０の低ノイズ化
を図ることが可能となる。
【００４７】一方、オペアンプＯＰ３の−端子には、巻
線Ｎ１、Ｎ２の出力線路の出力インダクタ電流ＩＬが電
流センサＣＳで検出されこれによって抵抗Ｒ６を介して
生成された電圧が供給されている。また、オペアンプＯ
Ｐ３の＋端子には、フォトカプラＰＣの制御に基づきバ
イアス電圧ＶＣ２から抵抗Ｒ５を介して基準電圧Ｖｒｅ
ｆ２が供給され、このオペアンプＯＰ３にて両電圧が比
較され、その比較結果に応じた電圧が抵抗Ｒ８を介して
トランジスタＱ１のベースに出力される。
線Ｎ１、Ｎ２の出力線路の出力インダクタ電流ＩＬが電
流センサＣＳで検出されこれによって抵抗Ｒ６を介して
生成された電圧が供給されている。また、オペアンプＯ
Ｐ３の＋端子には、フォトカプラＰＣの制御に基づきバ
イアス電圧ＶＣ２から抵抗Ｒ５を介して基準電圧Ｖｒｅ
ｆ２が供給され、このオペアンプＯＰ３にて両電圧が比
較され、その比較結果に応じた電圧が抵抗Ｒ８を介して
トランジスタＱ１のベースに出力される。
【００４８】ここで、抵抗Ｒ８は、抵抗Ｒ９、Ｒ１０お
よびトランジスタＱ１のベースに接続され、抵抗Ｒ１１
はトランジスタＱ１のコレクタに接続され、またトラン
ジスタＱ１のエミッタおよび抵抗Ｒ９はバイアス電源Ｖ
Ｃ２と接続されている。そして、抵抗Ｒ１０、Ｒ１１の
接続点は、ダイオードＤ３、Ｄ４の接続点に接続されて
いる。
よびトランジスタＱ１のベースに接続され、抵抗Ｒ１１
はトランジスタＱ１のコレクタに接続され、またトラン
ジスタＱ１のエミッタおよび抵抗Ｒ９はバイアス電源Ｖ
Ｃ２と接続されている。そして、抵抗Ｒ１０、Ｒ１１の
接続点は、ダイオードＤ３、Ｄ４の接続点に接続されて
いる。
【００４９】このため、抵抗Ｒ８、Ｒ９、Ｒ１０の接続
点ｋの電位Ｖｋは、トランジスタＱ１のベース−エミッ
タ間電圧をＶｂｅとすると、Ｖｋ＝ＶＣ２−Ｖｂｅ＝一
定に保持される。この結果、抵抗Ｒ１０に流れる電流Ｉ
ｋを一定にすると、可飽和リアクトルＬＳ１、ＬＳ２の
電圧ＶＳ１、ＶＳ２は等しくなり、可飽和リアクトルＬ
Ｓ１、ＬＳ２の保磁力Ｈｃ１、Ｈｃ２が異なっている場
合においても、可飽和リアクトルＬＳ１、ＬＳ２のリセ
ット量を等しくすることができる。
点ｋの電位Ｖｋは、トランジスタＱ１のベース−エミッ
タ間電圧をＶｂｅとすると、Ｖｋ＝ＶＣ２−Ｖｂｅ＝一
定に保持される。この結果、抵抗Ｒ１０に流れる電流Ｉ
ｋを一定にすると、可飽和リアクトルＬＳ１、ＬＳ２の
電圧ＶＳ１、ＶＳ２は等しくなり、可飽和リアクトルＬ
Ｓ１、ＬＳ２の保磁力Ｈｃ１、Ｈｃ２が異なっている場
合においても、可飽和リアクトルＬＳ１、ＬＳ２のリセ
ット量を等しくすることができる。
【００５０】すなわち、可飽和リアクトルＬＳ１、ＬＳ
２の電圧ＶＳ１、ＶＳ２は、 ＶＳ１＝Ｖｔ１＋ＶＣ２−Ｖｂｅ−Ｒ１０×Ｉｋ ・・（１） ＶＳ２＝Ｖｔ２＋ＶＣ２−Ｖｂｅ−Ｒ１０×Ｉｋ ・・（２） で与えられる。ただし、Ｖｔ１は接点ｔ１の電位、Ｖｔ
２は接点ｔ２の電位である。
２の電圧ＶＳ１、ＶＳ２は、 ＶＳ１＝Ｖｔ１＋ＶＣ２−Ｖｂｅ−Ｒ１０×Ｉｋ ・・（１） ＶＳ２＝Ｖｔ２＋ＶＣ２−Ｖｂｅ−Ｒ１０×Ｉｋ ・・（２） で与えられる。ただし、Ｖｔ１は接点ｔ１の電位、Ｖｔ
２は接点ｔ２の電位である。
【００５１】このため、電流Ｉｋを制御することによ
り、可飽和リアクトルＬＳ１、ＬＳ２の保磁力Ｈｃ１、
Ｈｃ２が異なっている場合においても、可飽和リアクト
ルＬＳ１、ＬＳ２のリセット量を等しく保ちつつ、可飽
和リアクトルＬＳ１、ＬＳ２のリセット量を制御するこ
とができる。
り、可飽和リアクトルＬＳ１、ＬＳ２の保磁力Ｈｃ１、
Ｈｃ２が異なっている場合においても、可飽和リアクト
ルＬＳ１、ＬＳ２のリセット量を等しく保ちつつ、可飽
和リアクトルＬＳ１、ＬＳ２のリセット量を制御するこ
とができる。
【００５２】また、電流センサＣＳで検出された出力イ
ンダクタ電流ＩＬをオペアンプＯＰ３に入力し、この出
力インダクタ電流ＩＬとフォトカプラＰＣからの信号と
の比較結果に基づいて、電流Ｉｋを制御する。これによ
り、出力インダクタ電流ＩＬを電流センサＣＳで検出す
るループにより、可飽和リアクトルＬＳ１、ＬＳ２のリ
セット量を制御することが可能となり、出力電圧Ｖ０と
基準電圧Ｖｒｅｆ２との比較結果に基づいて、可飽和リ
アクトルＬＳ１、ＬＳ２のリセット量を直接制御した場
合に比べて、出力電圧Ｖ０の変動に対する応答性を向上
させることができる。
ンダクタ電流ＩＬをオペアンプＯＰ３に入力し、この出
力インダクタ電流ＩＬとフォトカプラＰＣからの信号と
の比較結果に基づいて、電流Ｉｋを制御する。これによ
り、出力インダクタ電流ＩＬを電流センサＣＳで検出す
るループにより、可飽和リアクトルＬＳ１、ＬＳ２のリ
セット量を制御することが可能となり、出力電圧Ｖ０と
基準電圧Ｖｒｅｆ２との比較結果に基づいて、可飽和リ
アクトルＬＳ１、ＬＳ２のリセット量を直接制御した場
合に比べて、出力電圧Ｖ０の変動に対する応答性を向上
させることができる。
【００５３】図３は、本発明の第２の実施形態に係わる
スイッチング電源装置の主要部の動作波形を示す図であ
る。
スイッチング電源装置の主要部の動作波形を示す図であ
る。
【００５４】時刻Ｔ１において、巻線Ｎ１に負電圧が誘
起され、接点ｔ１が負電位となると、図３（ｄ）に示す
ように、接点ｄ１の電位Ｖｄ１は接点ｔ１の電位に一致
しようとして、接点ｄ１の電位Ｖｄ１は負電位になる。
ここで、図３（ａ）に示すように、出力電圧Ｖ０が抵抗
Ｒ２を介してオペアンプＯＰ２に入力され、基準電圧Ｖ
ｒｅｆ１と比較される。そして、オペアンプＯＰ２から
の出力信号はフォトカプラＰＣを介して伝達され、オペ
アンプＯＰ３の＋端子に基準電圧Ｖｒｅｆ２が供給され
る。一方、オペアンプＯＰ３の−端子には電流センサＣ
Ｓによって検出された出力インダクタンス電流ＩＬに基
づく電圧が抵抗Ｒ６を介して供給されており、その電圧
差分に応じた制御電流がオペアンプＯＰ３から出力され
る。そして、その制御電流によりトランジスタＱ１が導
通すると共に、抵抗Ｒ８、抵抗Ｒ１０に電流Ｉｋ（Ｉｋ
＝Ｖｂｅ／Ｒ９−Ｉｐ）が流れる。ただし、Ｖｂｅはト
ランジスタＱ１のエミッタ−ベース電圧、Ｉｐはオペア
ンプＯＰ３からの制御電流）。抵抗Ｒ１０に電流Ｉｋが
流れると、図３（ｂ）に示すように、この電流Ｉｋは抵
抗Ｒ１１を流れる電流ＩｍとともにダイオードＤ３側に
流れ、ダイオードＤ３から接点ｄ１を介し可飽和リアク
トルＬＳ１に電流ＩＤ３が流れる。このため、可飽和リ
アクトルＬＳ１には電圧ＶＳ１が発生し、図３（ｄ）に
示すように、電圧時間積Ａ＝ＶＳ１×（Ｔ２−Ｔ１）に
対応した可飽和リアクトルＬＳ１の磁束のリセットが行
われる。なお、（Ｔ２−Ｔ１）は電流ＩＤ３のＯＮ時間
である。
起され、接点ｔ１が負電位となると、図３（ｄ）に示す
ように、接点ｄ１の電位Ｖｄ１は接点ｔ１の電位に一致
しようとして、接点ｄ１の電位Ｖｄ１は負電位になる。
ここで、図３（ａ）に示すように、出力電圧Ｖ０が抵抗
Ｒ２を介してオペアンプＯＰ２に入力され、基準電圧Ｖ
ｒｅｆ１と比較される。そして、オペアンプＯＰ２から
の出力信号はフォトカプラＰＣを介して伝達され、オペ
アンプＯＰ３の＋端子に基準電圧Ｖｒｅｆ２が供給され
る。一方、オペアンプＯＰ３の−端子には電流センサＣ
Ｓによって検出された出力インダクタンス電流ＩＬに基
づく電圧が抵抗Ｒ６を介して供給されており、その電圧
差分に応じた制御電流がオペアンプＯＰ３から出力され
る。そして、その制御電流によりトランジスタＱ１が導
通すると共に、抵抗Ｒ８、抵抗Ｒ１０に電流Ｉｋ（Ｉｋ
＝Ｖｂｅ／Ｒ９−Ｉｐ）が流れる。ただし、Ｖｂｅはト
ランジスタＱ１のエミッタ−ベース電圧、Ｉｐはオペア
ンプＯＰ３からの制御電流）。抵抗Ｒ１０に電流Ｉｋが
流れると、図３（ｂ）に示すように、この電流Ｉｋは抵
抗Ｒ１１を流れる電流ＩｍとともにダイオードＤ３側に
流れ、ダイオードＤ３から接点ｄ１を介し可飽和リアク
トルＬＳ１に電流ＩＤ３が流れる。このため、可飽和リ
アクトルＬＳ１には電圧ＶＳ１が発生し、図３（ｄ）に
示すように、電圧時間積Ａ＝ＶＳ１×（Ｔ２−Ｔ１）に
対応した可飽和リアクトルＬＳ１の磁束のリセットが行
われる。なお、（Ｔ２−Ｔ１）は電流ＩＤ３のＯＮ時間
である。
【００５５】ここで、可飽和リアクトルＬＳ１の上記電
圧時間積Ａの制御は、可飽和リアクトルＬＳ１に印加さ
れる電圧ＶＳ１によって行われ、この電圧ＶＳ１は、
（１）式に示すように、電流Ｉｋによって決まる電圧に
より一定に維持される。このため、可飽和リアクトルＬ
Ｓ１の保磁力Ｈｃ１に依存することなく、可飽和リアク
トルＬＳ１の電圧時間積Ａを制御して、可飽和リアクト
ルＬＳ１の磁束のリセット量を制御することが可能とな
る。
圧時間積Ａの制御は、可飽和リアクトルＬＳ１に印加さ
れる電圧ＶＳ１によって行われ、この電圧ＶＳ１は、
（１）式に示すように、電流Ｉｋによって決まる電圧に
より一定に維持される。このため、可飽和リアクトルＬ
Ｓ１の保磁力Ｈｃ１に依存することなく、可飽和リアク
トルＬＳ１の電圧時間積Ａを制御して、可飽和リアクト
ルＬＳ１の磁束のリセット量を制御することが可能とな
る。
【００５６】次に、時刻Ｔ３において、巻線Ｎ１に正電
圧が誘起され、接点ｔ１が正電位となると、接点ｔ１か
ら可飽和リアクトルＬＳ１に電流ＩＤ１が流れようとす
る。しかし、可飽和リアクトルＬＳ１は上記電圧時間積
Ａの分だけリセットされ、可飽和リアクトルＬＳ１は非
飽和状態になっているので、直ちに電流ＩＤ１は流れ
ず、図３（ｆ）に示すように、可飽和リアクトルＬＳ１
が飽和状態に移行するための電圧時間積Ａに対応した時
間Δｔ１だけ遅れて電流ＩＤ１が流れ始め、パルス幅ｔ
ｏｎ１の電流ＩＤ１が出力される。
圧が誘起され、接点ｔ１が正電位となると、接点ｔ１か
ら可飽和リアクトルＬＳ１に電流ＩＤ１が流れようとす
る。しかし、可飽和リアクトルＬＳ１は上記電圧時間積
Ａの分だけリセットされ、可飽和リアクトルＬＳ１は非
飽和状態になっているので、直ちに電流ＩＤ１は流れ
ず、図３（ｆ）に示すように、可飽和リアクトルＬＳ１
が飽和状態に移行するための電圧時間積Ａに対応した時
間Δｔ１だけ遅れて電流ＩＤ１が流れ始め、パルス幅ｔ
ｏｎ１の電流ＩＤ１が出力される。
【００５７】一方、同時刻Ｔ３において、巻線Ｎ２に負
電圧が誘起され、接点ｔ２が負電位となると、図３
（ｅ）に示すように、接点ｄ２の電位Ｖｄ２は接点ｔ２
の電位に一致しようとして、接点ｄ２の電位Ｖｄ２は負
電位になる。ここで、図３（ａ）に示すように、抵抗Ｒ
１０に電流Ｉｋが流れると、図３（ｃ）に示すように、
この電流Ｉｋは抵抗Ｒ１１を流れる電流Ｉｍとともにダ
イオードＤ４側に流れ、ダイオードＤ４から接点ｄ２を
介し可飽和リアクトルＬＳ２に電流ＩＤ４が流れる。こ
のため、可飽和リアクトルＬＳ２には電圧ＶＳ２が発生
し、図３（ｅ）に示すように、電圧時間積Ｂ＝ＶＳ２×
（Ｔ４−Ｔ３）に対応した可飽和リアクトルＬＳ２の磁
束のリセットが行われる。なお、（Ｔ４−Ｔ３）は電流
ＩＤ４のＯＮ時間である。
電圧が誘起され、接点ｔ２が負電位となると、図３
（ｅ）に示すように、接点ｄ２の電位Ｖｄ２は接点ｔ２
の電位に一致しようとして、接点ｄ２の電位Ｖｄ２は負
電位になる。ここで、図３（ａ）に示すように、抵抗Ｒ
１０に電流Ｉｋが流れると、図３（ｃ）に示すように、
この電流Ｉｋは抵抗Ｒ１１を流れる電流Ｉｍとともにダ
イオードＤ４側に流れ、ダイオードＤ４から接点ｄ２を
介し可飽和リアクトルＬＳ２に電流ＩＤ４が流れる。こ
のため、可飽和リアクトルＬＳ２には電圧ＶＳ２が発生
し、図３（ｅ）に示すように、電圧時間積Ｂ＝ＶＳ２×
（Ｔ４−Ｔ３）に対応した可飽和リアクトルＬＳ２の磁
束のリセットが行われる。なお、（Ｔ４−Ｔ３）は電流
ＩＤ４のＯＮ時間である。
【００５８】ここで、可飽和リアクトルＬＳ２の保磁力
Ｈｃ２が可飽和リアクトルＬＳ１の保磁力Ｈｃ１より小
さい場合、可飽和リアクトルＬＳ１、ＬＳ２に流れる電
流ＩＤ３、ＩＤ４が等しいと、可飽和リアクトルＬＳ２
の電圧ＶＳ２は可飽和リアクトルＬＳ１の電圧ＶＳ１よ
り大きくなる。このため、図３（ｄ）（ｅ）に示すよう
に、可飽和リアクトルＬＳ２の上記電圧時間積Ｂは可飽
和リアクトルＬＳ１の上記電圧時間積Ａより大きくな
る。
Ｈｃ２が可飽和リアクトルＬＳ１の保磁力Ｈｃ１より小
さい場合、可飽和リアクトルＬＳ１、ＬＳ２に流れる電
流ＩＤ３、ＩＤ４が等しいと、可飽和リアクトルＬＳ２
の電圧ＶＳ２は可飽和リアクトルＬＳ１の電圧ＶＳ１よ
り大きくなる。このため、図３（ｄ）（ｅ）に示すよう
に、可飽和リアクトルＬＳ２の上記電圧時間積Ｂは可飽
和リアクトルＬＳ１の上記電圧時間積Ａより大きくな
る。
【００５９】一方、図３（ａ）の期間Ｔ１―Ｔ２に流れ
る電流Ｉｋと、期間Ｔ３―Ｔ４に流れる電流Ｉｋとが等
しい場合、（１）、（２）式に示すように、可飽和リア
クトルＬＳ２の保磁力Ｈｃ２が可飽和リアクトルＬＳ１
の保磁力Ｈｃ１より大きい場合においても、可飽和リア
クトルＬＳ１、ＬＳ２の電圧ＶＳ１、ＶＳ２は等しくな
る。このため、図３（ｄ）（ｅ）に示すように、可飽和
リアクトルＬＳ１の上記電圧時間積Ａと可飽和リアクト
ルＬＳ２の上記電圧時間積Ｂは等しくなる。
る電流Ｉｋと、期間Ｔ３―Ｔ４に流れる電流Ｉｋとが等
しい場合、（１）、（２）式に示すように、可飽和リア
クトルＬＳ２の保磁力Ｈｃ２が可飽和リアクトルＬＳ１
の保磁力Ｈｃ１より大きい場合においても、可飽和リア
クトルＬＳ１、ＬＳ２の電圧ＶＳ１、ＶＳ２は等しくな
る。このため、図３（ｄ）（ｅ）に示すように、可飽和
リアクトルＬＳ１の上記電圧時間積Ａと可飽和リアクト
ルＬＳ２の上記電圧時間積Ｂは等しくなる。
【００６０】次に、時刻Ｔ５において、巻線Ｎ２に正電
圧が誘起され、接点ｔ２が正電位となると、接点ｔ２か
ら可飽和リアクトルＬＳ２に電流ＩＤ２が流れようとす
る。しかし、可飽和リアクトルＬＳ２は電圧時間積Ｂの
分だけリセットされ、可飽和リアクトルＬＳ２は非飽和
状態になっているので、直ちに電流ＩＤ２は流れず、図
３（Ｇ）に示すように、可飽和リアクトルＬＳ２が飽和
状態に移行するための電圧時間積Ｂに対応した時間Δｔ
３だけ遅れて電流ＩＤ２が流れ始め、パルス幅ｔｏｎ３
の電流ＩＤ２が出力される。
圧が誘起され、接点ｔ２が正電位となると、接点ｔ２か
ら可飽和リアクトルＬＳ２に電流ＩＤ２が流れようとす
る。しかし、可飽和リアクトルＬＳ２は電圧時間積Ｂの
分だけリセットされ、可飽和リアクトルＬＳ２は非飽和
状態になっているので、直ちに電流ＩＤ２は流れず、図
３（Ｇ）に示すように、可飽和リアクトルＬＳ２が飽和
状態に移行するための電圧時間積Ｂに対応した時間Δｔ
３だけ遅れて電流ＩＤ２が流れ始め、パルス幅ｔｏｎ３
の電流ＩＤ２が出力される。
【００６１】このように本実施形態によれば、可飽和リ
アクトルＬＳ１、ＬＳ２の保磁力Ｈｃ１、Ｈｃ２が異な
っている場合においても、電流ＩＤ１、ＩＤ２のパルス
幅ｔｏｎ１、ｔｏｎ３を等しくすることができる。
アクトルＬＳ１、ＬＳ２の保磁力Ｈｃ１、Ｈｃ２が異な
っている場合においても、電流ＩＤ１、ＩＤ２のパルス
幅ｔｏｎ１、ｔｏｎ３を等しくすることができる。
【００６２】図４は、本発明の第３実施形態に係わるス
イッチング電源装置の構成を示す回路図である。第２の
実施形態ではトランジスタＱ１がＰＮＰ型であるのに対
し、この第３の実施形態では、ＮＰＮ型のトランジスタ
Ｑ２が用いられている点が異なっている。
イッチング電源装置の構成を示す回路図である。第２の
実施形態ではトランジスタＱ１がＰＮＰ型であるのに対
し、この第３の実施形態では、ＮＰＮ型のトランジスタ
Ｑ２が用いられている点が異なっている。
【００６３】また、第３の実施形態におけるマグアンプ
制御回路は、図２のトランジスタＱ１および抵抗Ｒ９〜
Ｒ１１の代わりに、トランジスタＱ２、抵抗Ｒ１２〜Ｒ
１４が設けられ、またダイオードＤ６、Ｄ７が新たに設
けられている。そして、ダイオードＤ６、Ｄ３はそれぞ
れ可飽和リアクトルＬＳ１の入出力端子ｔ１、ｄ１に接
続されるとともに、ダイオードＤ７、Ｄ４はそれぞれ可
飽和リアクトルＬＳ２の入出力端子ｔ２、ｄ２に接続さ
れている。また、トランジスタＱ２のエミッタは、ダイ
オードＤ３、Ｄ４の接続点に接続されるとともに、抵抗
Ｒ１３を介してトランジスタＱ２のベースに接続され、
トランジスタＱ２のコレクタには抵抗Ｒ１２を介してバ
イアス電圧ＶＣ２が供給されている。また、抵抗Ｒ８
は、抵抗Ｒ１４を介してダイオードＤ６、Ｄ７の接続点
に接続されている。
制御回路は、図２のトランジスタＱ１および抵抗Ｒ９〜
Ｒ１１の代わりに、トランジスタＱ２、抵抗Ｒ１２〜Ｒ
１４が設けられ、またダイオードＤ６、Ｄ７が新たに設
けられている。そして、ダイオードＤ６、Ｄ３はそれぞ
れ可飽和リアクトルＬＳ１の入出力端子ｔ１、ｄ１に接
続されるとともに、ダイオードＤ７、Ｄ４はそれぞれ可
飽和リアクトルＬＳ２の入出力端子ｔ２、ｄ２に接続さ
れている。また、トランジスタＱ２のエミッタは、ダイ
オードＤ３、Ｄ４の接続点に接続されるとともに、抵抗
Ｒ１３を介してトランジスタＱ２のベースに接続され、
トランジスタＱ２のコレクタには抵抗Ｒ１２を介してバ
イアス電圧ＶＣ２が供給されている。また、抵抗Ｒ８
は、抵抗Ｒ１４を介してダイオードＤ６、Ｄ７の接続点
に接続されている。
【００６４】ここで、可飽和リアクトルＬＳ１、ＬＳ２
の電圧ＶＳ１、ＶＳ２は、 ＶＳ１＝Ｒ８×Ｒ１４×（（Ｖｔ１＋Ｖｃｏ）／Ｒ８−
Ｖｂｅ×（１／Ｒ１３＋１／Ｒ８＋１／Ｒ１４））／
（Ｒ８＋Ｒ１４） ＶＳ２＝Ｒ８×Ｒ１４×（（Ｖｔ２＋Ｖｃｏ）／Ｒ８−
Ｖｂｅ×（１／Ｒ１３＋１／Ｒ８＋１／Ｒ１４））／
（Ｒ８＋Ｒ１４）で与えられる。ただし、Ｖｂｅはトラ
ンジスタＱ２のベース−エミッタ間電圧、Ｖｃｏはオペ
アンプＯＰ３の出力電圧である。
の電圧ＶＳ１、ＶＳ２は、 ＶＳ１＝Ｒ８×Ｒ１４×（（Ｖｔ１＋Ｖｃｏ）／Ｒ８−
Ｖｂｅ×（１／Ｒ１３＋１／Ｒ８＋１／Ｒ１４））／
（Ｒ８＋Ｒ１４） ＶＳ２＝Ｒ８×Ｒ１４×（（Ｖｔ２＋Ｖｃｏ）／Ｒ８−
Ｖｂｅ×（１／Ｒ１３＋１／Ｒ８＋１／Ｒ１４））／
（Ｒ８＋Ｒ１４）で与えられる。ただし、Ｖｂｅはトラ
ンジスタＱ２のベース−エミッタ間電圧、Ｖｃｏはオペ
アンプＯＰ３の出力電圧である。
【００６５】したがって、可飽和リアクトルＬＳ１、Ｌ
Ｓ２のリセット量をオペアンプＯＰ３の出力電圧Ｖｃｏ
で制御することができ、可飽和リアクトルＬＳ１、ＬＳ
２の保磁力Ｈｃ１、Ｈｃ２が異なっている場合において
も、可飽和リアクトルＬＳ１、ＬＳ２のリセット量を等
しくすることができる。
Ｓ２のリセット量をオペアンプＯＰ３の出力電圧Ｖｃｏ
で制御することができ、可飽和リアクトルＬＳ１、ＬＳ
２の保磁力Ｈｃ１、Ｈｃ２が異なっている場合において
も、可飽和リアクトルＬＳ１、ＬＳ２のリセット量を等
しくすることができる。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
可飽和リアクトルのリセット量を電流ではなく、電圧で
制御することにより、可飽和リアクトルの保磁力のばら
つきによる磁束のリセット量のばらつきを低減すること
ができる。
可飽和リアクトルのリセット量を電流ではなく、電圧で
制御することにより、可飽和リアクトルの保磁力のばら
つきによる磁束のリセット量のばらつきを低減すること
ができる。
【図１】本発明の第１実施形態に係わるスイッチング電
源装置の構成を示す回路図。
源装置の構成を示す回路図。
【図２】本発明の第２実施形態に係わるスイッチング電
源装置の構成を示す回路図。
源装置の構成を示す回路図。
【図３】本発明の第２実施形態に係わるスイッチング電
源装置の動作を示す波形図。
源装置の動作を示す波形図。
【図４】本発明の第３実施形態に係わるスイッチング電
源装置の構成を示す回路図。
源装置の構成を示す回路図。
【図５】従来のフォワードマグアンプ方式スイッチング
電源装置の構成を示す回路図。
電源装置の構成を示す回路図。
【図６】従来のプッシュプルマグアンプ方式スイッチン
グ電源装置の構成を示す回路図。
グ電源装置の構成を示す回路図。
Ｔ１…トランス
ＬＳ１、ＬＳ２…可飽和リアクトル
Ｄ１〜Ｄ５…ダイオード
Ｌ１…平滑コイル
Ｃ１〜Ｃ４…コンデンサ
ＢＣ…コモンモードチョーク
Ｒ１〜Ｒ１４…抵抗
Ｖｒｅｆ、Ｖｒｅｆ１、Ｖｒｅｆ２…基準電圧
Ｑ１、…トランジスタ
ＯＰ１、ＯＰ２、ＯＰ３…オペアンプ
ＰＣ…フォトカプラ
ＣＳ…電流センサ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
Claims (3)
- 【請求項１】 トランスの２次側巻線と直列に接続され
た可飽和リアクトルと、 前記トランスの２次側巻線の交流出力を平滑化する平滑
化回路と、 前記平滑化回路からの直流出力電圧と基準電圧とを比較
するオペアンプと、前記トランスの２次側巻線の出力線路に並列に接続され
前記オペアンプの出力電圧がベースに供給されるトラン
ジスタと、一端が前記トランジスタのコレクタに接続さ
れた第１の抵抗と、一端が前記トランジスタのベースに
接続された第２の抵抗と、前記第１の抵抗の他端と前記
第２の抵抗の他端との接続点と前記可飽和リアクトルの
出力端との間に接続されるダイオードとを持ち、 前記オ
ペアンプの比較結果に基づいて前記可飽和リアクトルの
制御電圧を発生する制御電圧発生回路とを具備し、 前記制御電圧発生回路からの制御電圧に基づいて前記可
飽和リアクトルの磁束のリセットを行うことを特徴とす
るスイッチング電源装置。 - 【請求項２】 トランスの２次側巻線と直列に接続され
た可飽和リアクトルと、 前記トランスの２次側巻線の交流出力を平滑化する平滑
化回路と、 前記平滑化回路と出力端との間に接続されたコモンモー
ドチョークと、 前記出力端の直流出力電圧と基準電圧とを比較する第１
のオペアンプと、 前記２次側巻線の出力インダクタ電流を検出する電流セ
ンサと、 前記電流センサによって検出された電流に応じた電圧と
前記第１のオペアンプの出力をフォトカプラを介して入
力した電圧とを比較する第２のオペアンプと、記第２のオペアンプの出力電圧がベースに供給されるト
ランジスタと、一端が前記トランジスタのコレクタに接
続された第１の抵抗と、一端が前記トランジスタのベー
スに接続された第２の抵抗と、前記第１の抵抗の他端と
前記第２の抵抗の他端との接続点と前記可飽和リアクト
ルの出力端との間に接続されるダイオードとを持ち、 前
記第２のオペアンプの比較結果に基づいて前記可飽和リ
アクトルの制御電圧を発生する制御電圧発生回路とを具
備し、 前記制御電圧発生回路からの制御電圧に基づいて前記可
飽和リアクトルの磁束のリセットを行うことを特徴とす
るスイッチング電源装置。 - 【請求項３】 トランスの２次側巻線と直列に接続され
た可飽和リアクトルと、 前記トランスの２次側巻線の交流出力を平滑化する平滑
化回路と、 前記平滑化回路と出力端との間に接続されたコモンモー
ドチョークと、 前記出力端の直流出力電圧と基準電圧とを比較する第１
のオペアンプと、 前記２次側巻線の出力インダクタ電流を検出する電流セ
ンサと、 前記電流センサによって検出された電流に応じた電圧と
前記第１のオペアンプの出力をフォトカプラを介して入
力した電圧とを比較する第２のオペアンプと、前記第２のオペアンプの出力電圧がベース に供給される
トランジスタと、前記トランジスタのコレクタに接続さ
れるバイアス電源と、一端が前記トランジスタのエミッ
タに接続され他端が前記トランジスタのベースに接続さ
れる第１の抵抗と、一端が前記トランジスタのベースに
接続される第２の抵抗と、前記トランジスタのエミッタ
と前記可飽和リアクトルの出力端との間に接続される第
１のダイオードと、前記第２の抵抗の他端と前記前記可
飽和リアクトルと前記トランスの２次側巻き線との接続
点との間に接続された第２のダイオードとを持ち、前記
オペアンプの比較結果に基づいて前記可飽和リアクトル
の制御電圧を発生する制御電圧発生回路とを具備し、 前記制御電圧発生回路からの制御電圧に基づいて前記可
飽和リアクトルの磁束のリセットを行う ことを特徴とす
るスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258403A JP3469566B2 (ja) | 2000-08-31 | 2001-08-28 | スイッチング電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-264347 | 2000-08-31 | ||
| JP2000264347 | 2000-08-31 | ||
| JP2001258403A JP3469566B2 (ja) | 2000-08-31 | 2001-08-28 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002153053A JP2002153053A (ja) | 2002-05-24 |
| JP3469566B2 true JP3469566B2 (ja) | 2003-11-25 |
Family
ID=26599023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001258403A Expired - Lifetime JP3469566B2 (ja) | 2000-08-31 | 2001-08-28 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3469566B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2953076B1 (fr) * | 2009-11-26 | 2012-01-20 | Centre Nat Etd Spatiales | Convertisseur continu-continu d'energie electrique a partir d'une source d'energie electrique continue |
| FR2953075B1 (fr) * | 2009-11-26 | 2014-07-18 | Centre Nat Etd Spatiales | Procede de conversion continu-continu a partir d'une source d'energie electrique continue |
-
2001
- 2001-08-28 JP JP2001258403A patent/JP3469566B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002153053A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015942A (ko) | 교류·직류 변환용 전원 회로 | |
| US5877946A (en) | Forward converter with an inductor coupled to a transformer winding | |
| US6151223A (en) | Self-excited DC-DC converter with temperature compensation | |
| JP3469566B2 (ja) | スイッチング電源装置 | |
| US4467406A (en) | Ringing converter | |
| US6449176B1 (en) | Switching power supply having an operational amplifier control circuit | |
| KR880001835B1 (ko) | 링깅 콘버어터 | |
| US6671190B2 (en) | DC/DC converter | |
| JP2000184709A (ja) | スイッチング電源装置 | |
| JP3000829B2 (ja) | 直流−直流変換器の並列接続装置 | |
| JP3508092B2 (ja) | 平均値整流回路及びスイッチング電源回路 | |
| JP6487743B2 (ja) | スイッチング電源装置 | |
| CA2402464A1 (en) | Switching power supply | |
| KR830000203B1 (ko) | 조정된 편향회로 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS6130961A (ja) | スイツチング制御型電源回路 | |
| JP7332532B2 (ja) | スイッチング電源 | |
| JP2857794B2 (ja) | 安定化電源装置 | |
| JP2986979B2 (ja) | 多出力型スイッチング電源装置 | |
| JPS62152370A (ja) | 自励式ｄｃ／ｄｃコンバ−タ | |
| JP2554158B2 (ja) | マグアンプ回路 | |
| JPS6316311Y2 (ja) | ||
| JP2986980B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH0530744A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003164145A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3469566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |