KR900000865B1 - 구리-크롬-폴리이미드 복합체 및 그의 제조방법 - Google Patents

구리-크롬-폴리이미드 복합체 및 그의 제조방법 Download PDF

Info

Publication number
KR900000865B1
KR900000865B1 KR1019860007665A KR860007665A KR900000865B1 KR 900000865 B1 KR900000865 B1 KR 900000865B1 KR 1019860007665 A KR1019860007665 A KR 1019860007665A KR 860007665 A KR860007665 A KR 860007665A KR 900000865 B1 KR900000865 B1 KR 900000865B1
Authority
KR
South Korea
Prior art keywords
layer
copper
carrier
chromium
polyimide
Prior art date
Application number
KR1019860007665A
Other languages
English (en)
Other versions
KR870002941A (ko
Inventor
에스.살로 제롬
Original Assignee
구드 인코오포레이티드
에드워드 이.삭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구드 인코오포레이티드, 에드워드 이.삭스 filed Critical 구드 인코오포레이티드
Publication of KR870002941A publication Critical patent/KR870002941A/ko
Application granted granted Critical
Publication of KR900000865B1 publication Critical patent/KR900000865B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physical Vapour Deposition (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

내용 없음.

Description

구리-크롬-폴리이미드 복합체 및 그의 제조방법
제1도는 폴리이미드층과 구리층 사이에 용착된 크롬층을 포함하는 케리어의 개략 단면도.
제2도는 부식된 구리비임을 금으로 도금한 TAB 제품의 개략 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 캐리어 12 : 폴리이미드층
14 : 크롬층 16 : 구리층
18 : 금 20 및 22 : 구리비임
본 발명은 가요성 전기회로의 제조에 사용되는 금속을 피복한 유전체 시이팅(Sheeting)에 관한것이며, 보다 구체적으로는 언더커트(undercut)에 대한 저항을 금 또는 주석 도금조를 이용하여 개량시킨 구리를 피복한 폴리이미드에 관한 것이다. 금속을 피복한 유전체 시이팅을 특히 반도체 칩과 기재와의 자동겹합 및 가요성 인쇄회로 기판에 대한 비임 테이프 케리어 기술(beam tape carrier technology)에 유용하다. 대표적인 비임 테이프 캐리어는(구리와 같은) 금속을 피복한(폴리이미드와 같은)유전체로 구성되는데, 이러한 금속 피복은 반도체 칩에 직접 결합되어진 일련의 자유 스탠딩 비임을 남기위하여 부식되어진다.
상기 겹합 공정에 대한 바람직한 야금술중의 하나는 구리비임을 금이나 주석으로 도금하는것을 요한다. 그러나, 금 및 주석도금조는 상기 유전체시이팅으로부터 구리비임의 가장자리에 언더커트를 일으키며 때때로 상기구리 비임의 완전한 적층제거를 일으킨다. 구리막에 대한 여러가지 피복 및 기타 처리법들은 상기 구리막 및 유전체층의 언더커트와 적층제거를 방지하기 위해 제안되었다. 사실상, 3층 테이프 제품은 에폭시 또는 아크릴계 접착제를 사용하여 폴리아미드에 결합시킨 구리막으로 구성된다. 이 3층 제품은 노출된 구리-폴리이미드 표면이 없기 때문에 금도금의 경우 언더커트가 전혀 없다. 2층 제품은 3층 제품보다 가요성 회로에 있어 많은 장점을 갖고 있으며 이장점들 가운데 가요성, 보다 적은 중량, 접착제 물질로 인한 오염의 부족, 접착제층의 열분해로 인한 잠재적으로 양호한 열안정성, 유전체를 화확적으로 부식시킨것에 의한 유전체를 통해 구리를 노출시키는 능력, 및 방사선 안정성이 첨가된다.
또한, 접착제 물질은 변환기가 회로의 일부일때 음향 전송에도 영향을 미친다. 큐네오(cuneo)에 의한 미합중국 특허 3,981,681은 구리와 유전체간의 결합을 개선하고 또한 구리-폴리이미드 결합에 대한 언더커트를 염산으로 감소시키는 방법을 기술하고 있다. 또, 큐네오의 특허에서는 블랙크롬(적어도 25중량％ 산소를 함유하는 크롬 산화물)을 상기 금속층위에 전착시키고, 이어서 유전체층을 블랙크롬이 피복된 금속층위에 주조시킨다. 또, 큐네오 특허는 금속 전도체가 25℃ 10N염화수소조에서의 5분간 노출에 의해 상기 폴리이미드층으로부터 적층제거되지 않도록 상기 구리-폴리이미드 결합을 개선시킨것을 시사하고 있다. 반면에 블랙크롬처리법은 구리에 직접주조시킨 폴리이미드보다 나은 언더커트에 대한 저항을 향상시키며, 이 블랙크롬층은 언더커트와 적층제거를 완전히 방지하지 못한다. 또, 블랙크롬은 폴리이미드위에 전착될 수 없기 때문에, 상기 큐네오법은 폴리이미드 필름을 주조하는데에만 사용한다. 상기 폴리이미드 필름은 액체 폴리이미드를 상기 금속층에 부으므로써 제조된다. 이것은 상기 큐네오법을 상기 폴리이미드 필름의 한쪽면에 대한 구리와 비교적 얇은 폴리이미드층을 갖는 가요성 회로적용으로 한정한다. 또한, 상기 큐네오법은 듀퐁의 캅톤(캅톤은 폴리이미드 필름에 대한 듀퐁의 상표이다)과 같은 2축 배향된 폴리이미드로 사용될 수 없는데, 그 이유는 상기 캅톤이 예비주조되고 접착제없이 금속에 결합될 수 없기 때문이다. (캅톤은 제작시2축 배향되므로 양호한 치수 안정성을 갖으면 5mils까지의 두께로 사용한다). 캅톤과 같이 치수적으로 안정한 필름은 상기 주조된 폴리이미드보다는 가요성 인쇄회로 적응에 더 바람직하다.
갈리(Galli)의 다수에 의한 미합중국 특허 3,781, 596은 계속하여 주조되거나 상기 구리층위에 적층된 플리이미드층에 대한 접착을 증진시키기 위하여 상기 구리 층에 크롬이나 닉켈층을 도금하는 것을 제시하고 있다. 이 방법을 큐네오의 특허와 같은 단점을 갖는데, 여기서는 크롬이나, 니켈은 폴리이미드가 아닌 구리에 도금시키므로 그 제품을 폴리이미드의 한쪽면에 대한 전도체로 한정하며, 또 폴리이미드 필름을 주조하는 범위를 벗어나지 못한다. 또, 큐네오의 특허는 상기 제품이 금도금조에 놓여져 있을 때 갈리 등의 특허의 크롬 또는 니켈층이 언더커트를 방지하지 못함을 시사하고 있다(1열, 35-49행).
라이트(Wright)의 다수에 의한 미합중국 특허 3,729,814는 폴리이미드와 같은 얇은 가요성 기재를 사용하여 하이브리드 회로 배열을 만들고, 이 기재위에 크롬 또는 니크롬층을 증착시키고, 이어서 상기 크롬 또는 니크롬층위에 금층을 증착시키는 방법을 개시하고 있다.
그후, 상기 금층은 부식에 의해서 저항기, 전도에, 칩설치대 및 상호 접속부를 형성한다. 반면에, 라이트 특허는 폴리이미드에 대한 금의 접착을 개량시키는 방법을 기술하고 있는데, 라이트는 금 및 주석도금에 의해 야기된 상기 구리-폴리이미드 경계를 언더커트하는 문제를 제기하지 못하고 있다. 사실상, 라이트의 특허는 전착과는 무관한 것이며, 그의 방법은 증착을 이용하여 상기층들을 형성하는 것이다.
따라서, 본 발명의 목적은 어떤 도금조에 노출되었을때 금속의 적층제거 및 언더커트에 저항하는 금속을 피복한 유전체를 제공하는 것이다.
본 발명의 또 다른 목적은 보다 두껍고 치수적으로 안정한 폴리이미드층을 갖는 접착제가 없는 가요성 캐리어제품을 제공하는 것이다. 또한, 본 발명의 목적은 폴리이미드 필름의 각면에 금속층을 갖는 접착제가 없는 가요성 캐리어 제품을 제공하는 것이다.
부가적인 본 발명의 목적, 장범 및 신규 특성은 명세서중의 설명에서 부분적으로 설명될 것이며 다음의 심사하에 당해 기술에 숙련된자들에게 명백해질 것이고, 또 본 발명의 실제를 알게될 수도 있다.
전술한 목적 및 다른 목적을 달성하기 위해서 그리고 본 발명의 목적에 의하여 가요성 캐리어는 치수적으로 안정한 폴리이미드 필름층; 이 폴리이미드위에 층착된 금속 크롬층 및 이 크롬층위에 전착된 구리층으로 구성된다. 전술한 케리어는 금 또는 주석도금조에 침지될 때 언더커트와 적층제거에 대한 저항을 향상시킨다. 크롬이 폴리이미드위에 용착되기 때문에, 전도체는 폴리이미드 필름의 양쪽면에 용이하게 형성될 수 있다. 어떠한 특정의 조작이론으로 한정코저하는 것은 아니지만, 본 발명자는 상기 크롬으로 제공된 상기 구리와 폴리이미드간의 개량된 결합은 스퍼터링 또는 진공증착이 고에너지공정이라는 사실에 관계된다고 믿고 있다. 크롬 목적물이 이온이나 전자로 충격받을때, 금속 크롬원자는 고에너지로 이동된다.
그후, 이러한 크롬원자들은 고에너지형태의 상호작용으로 폴리이미드층에 부착된다.
본 발명자는 크롬을 도금한 구리필름위에 폴리이미드를 주조하는것에 비하여 크롬과 폴리이미드간의 고에너지 반응에 관하여 특별한 것이 있음을 결정하였다. 폴리이미드위에 구리를 직접 스퍼터링하였을때, 금도금조를 이용하는 언터커트에 대한 저항에 있어 어떠한 개량은 주지 못하였다.
본 발명자는, 상기 크롬은 구리가 과전압 및 도금공정시 수소기체의 유리와 무관한 경우에 작용한다고 믿고 있다. 상기 폴리이미드 필름은 약 3중량％의 물을 흡수한다. 상기 구리-폴리이미드 필름은 도금수용액에 놓여질때 전해질을 흡수하는 스펀지처럼 작용하며, 그후 이 전해질은 구리의 뒷면에 금(또는 주석)이 도금되게 하고, 폴리이미드 필름으로부터 구리를 적층제거시킨다. 이러한 폴리이미드 성질 때문에, 도금은 바림직하지 못한 조건하에서 수행되는데, 그 이유는 도금면이 양극으로부터 떨어져있는 구리의 뒷면에 있기 때문이다. 이것은 매우 비효율적이고 수소기체를 유리시키려는 경향이 있으며 실제적으로는 상기 폴리이미드 필름으로부터 구리의 적층제거를 야기시키는 수소기체이다. 구리와 폴리이미드 사이에 크롬과 같은 금속을 개재하므로써 구리표면보다는 오히려 크롬표면에 수소를 형성시킨다. 수소가 유리되지 않게 하는 크롬표면에는 매우 높은 과전압이 있다. 가요성 회로로 사용될 수 있고, 또 반도체 칩과 기재와이 결합에 사용될 수 있는 캐리어는 다음의 단계에 의하여 제조된다. 캅톤과 같이 치수적으로 안정한(2축 배향된) 폴리이미드 층을 얻는다;
상기 폴리이미드는 대표적으로 1/2mill, 1mill, 2mill, 3mill, 및 5mill 두께로 사용한다. TAB(tape-automated-bonding : 테이프 자동겹합)적용에 대해서는 2mill 또는 3mill 폴리이미드가 바람직하다. 이 폴리이미드층은 크롬층의 진공증착에 앞서 매우 깨끗하고 먼지가 없어야 한다. 클리닝은 코로나 방전 또는 플라즈마 방전과 같은 여러 진공기술들에 의해 달성될 수 있다.
그후, 폴리이미드는 크롬 목적물과 함께 진공실에 놓는다. 이 크롬은 종래기술로 스퍼터시킨다. 스퍼터링 대신에, 증발이나 화학적 용착도 크롬을 폴리이미드위에 용착하는데 사용될 수 있다.바림작하게 상기 크롬층은 50내지 500옹스트롱의 두께를 갖도록 부착시킨다. 구리를 크롬위에 직접 전착시키는 것이 어려울때도 있기 때문에, 구리박층은 캐리어가 진공실에 남아있는 동안 크롬위에 스터퍼 시킬수도 있다. 바람직하게 구리는 약 1000옹스트롱의 두께를 갖도록 크롬에 스퍼터된다.
상기 도금은 인쇄회로 공업에 대한 통상의 조건하에 즉, 25℃ ; 도금조의 교반에 의한 약 60amps/ft2의 전류밀도 ; 도금조의 PH가 2∼4인 여과된 황산구리 도금조를 사용하여 황산구리 또는 피로인산 구리와 같은 도금조에서 수행된다. 또한, 상기 도금조는 상인으로부터 구입한 도금조일 수도 있으며 통상용착물의 밝게하기나 평평하게하기 위한 특허 유기부가제를 함유한다. 특허 도금조는 사용하지 않아도 되며 ; 상기 조건하의 황산구리 또는 피로인산 표준용액은 전착에 적합하다. 통상적으로, 용해성 구리양극과 탈이온수가 사용된다. 구리층은 25마이크로미터의 두께로 전착하는 것이 바람직하다. 전착 단계에 이어서, 상기 캐리어는 회로 또는 TAB 제조를 위해 처리된다. 전형적으로, 건조필름포코레지스트는 구리면에 적층되고 회로 패턴은 화상된 후 현상된다.
다음에, 보호되지 않았던 불필요한 구리를 제거하기 위해 부식시킨다. 부식은 염화제이철, 염화제이구리, 알카리부식제 또는 과산화수소 부식제와 같은 표준부식용액에서 달성된다. 매우 얇은 두께로 용착된 구리를 유지시킬수 있기 때문에 매우 양호한 미세선폭이 가능한다. TAB에서는 폴리이미드를 부식시키는 것이 필요할수도 있다. 이것은 건조필름 레지스트 및 매우 부식성인 고온 부식으로 완성된다. 일단 소망의 구리비임이 형성되면 복합체는 상기 비임이 금으로 전착된 금(또는 주석이나 땜납)도금조에 놓여진다.
전술한 방법을 두 번째 표면에 대한 구리부식과정을 반복함으로써 폴리이미드의 양쪽면에 구리비임을 갖는 TAB 제품을 형성하는데 사용될 수 있다.
제1도에서는 캐리어(10)은 폴리이미드층(12), 스퍼터된 크롬층(14), 및 전착된 구리층(16)으로 나타나 있다.
제2도에서는 캐리어(10)은 2개의 구리비임(20 및 22)를 형성하기 위해 부식되며, 금으로 연속하여 도금된다.
[실시예 1]
크롬 및 구리와 함께 캅톤으로 구성되는 복합체(크롬의 두께는 59옹스트롱이고 구리의 두께는 1500옹스트롱이다)를 다음의 도금욕에서 25미크론의 구리로 도금시킨다.
황산구리-10온스/갈론
황산- 25온스/갈론
염화물-75ppm
Copper Gleam PC(Lea Ronal에서 제조) -5부피％
상기 도금조를 다음의 조건하에 조작시킨다 : 실온, 공기교반, 구리 양극을 사용하는 2amps/ft2의 음극 전류밀도.
상기 도금에 이어서 미세선 회로를 염화제이철 부식제를 이용하여 구리에 부식시킨다. 남아있는 크롬 박층을 10％ 염산에 실온으로 용해시킨다.
그후, 상기 복합체를 다음의 도금조에서 금도금시킨다.
-이 도금조는 Englehard(특허 첨가물을 함유하는)에서 구입한 ECF-61형이다.
-이 도금조는 1.2 트로이 온스/갈론의 금속금함량을 갖으며 PH9.0 및 120℉에서 조작된다.
-5amps/ft2의 전류밀도를 사용한다.
-양극은 백금으로 도금한 티타늄이다.
100마이크로인치의 금을 전착시킨바, 캅톤으로부터의 언터커트의 적층제거가 전혀 관찰되지 않았다.
[실시예2]
캅톤으로 구성되고 이캅톤에 1500옹스트롱의 구리가 직접 용착된 복합체를 사용한다. 이물질을 실시예1에 기재된바와 같이 1mill의 구리로 도금하고, 인쇄하고 부식시킨다.
그후, 그부분을 실시예1에 기재된 바와 같이 금으로 전기도금 시킨다. 캅톤으로부터의 구리의 전체 적층 제거가 대부분 관찰 되었다.
[실시예3]
복합체를 실시예1에 기재된 바와 같이 도금하고, 인쇄하고 부식시킨다.
그후, 이 복합체를 Cutech에서 만든 ST-240형 도금조에서 무전(electroless)으로 주석도금시킨다. 이 Cutech 도금조는 2 1/2∼3온스/갈론의 주석을 함유하며 PH 2.0으로 실온으로 조작된다. Cutech HL-16 30중량％ 물중의 프리크린(pre-clean)을 10분간 수행한다.
상기 캅톤으로부터 구리의 적층제거와 언터커트가 전혀 관찰되지 않았다.
[실시예4]
샘플을 실시예2에서처럼 제조하고 실시예3에서 처럼 Cutech 주석으로 처리한다. 캅톤으로부터 구리의 전체 적층제거가 대부분 관찰되었다.

Claims (19)

  1. 치수적으로 안정한 폴리이미드 필름층, 이 폴리이미드층위에 증착된 금속크롬층, 및 이 크롬층 위에 전착된 구리층으로 구성되는 캐리어.
  2. 제1항에 있어서, 상기 크롬층이 50 내지 500옹스트롱의 두께를 갖는 캐리어.
  3. 제1항에 있어서, 상기 구리층이 약25마이크로미터의 두께를 갖는 캐리어.
  4. 제1항에 있어서, 상기 구리층위에 도금한 금층으로 더욱 구성되는 캐리어.
  5. 제1항에 있어서, 상기 구리층위에 용착된 주석이나 땜납층으로 더욱 구성되는 캐리어.
  6. 제1항에 있어서, 상기 구리층이 원하는 비임의 패턴을 형성하도록 부식되었고, 상기 구리비임위에 도금된 금층으로 더욱 구성되는 캐리어.
  7. 제1항에 있어서, 상기 구리층이 원하는 구리비임의 패턴을 형성하도록 부식되었고 상기 구리비임위에 용착된 주석이나 땜납층으로 더욱 구성되는 캐리어.
  8. 제1항에 있어서, 상기 구리층의 전착에 앞서 상기 크롬층위에 진공 증착시킨 두 번째 구리층으로 더욱 구성되는 캐리어.
  9. 제8항에 있어서, 상기 두번째 구리층이 약 1000옹스트롱의 두께를 갖는 캐리어.
  10. 치수적으로 안정한 폴리이미드필름층, 이 폴리이미드층의 각면에 증착된 금속 크롬층, 및 이 크롬층의 각면에 전착된 구리층으로 구성되는 캐리어.
  11. 제10항에 있어서, 각각의 크롬층이 50 내지 500옹스트롱의 두께를 갖는 캐리어.
  12. 제11항에 있어서, 각각의 구리층이 약 25마이크로미터의 두께를 갖는 캐리어.
  13. 제10항에 있어서, 각각의 상기 구리층위에 도금된 금층으로 더욱 구성되는 캐리어.
  14. 제10항에 있어서, 적어도 하나의 상기 구리층이 원하는 구리비임의 패턴을 형성하도록 부식되었고 상기 구리층과 상기 구리비임위에 도금된 금층으로 더욱 구성되는 캐리어.
  15. 금이나 주석 도금조를 이용하여 언더커트에 대한 저항을 개량시킨 캐리어의 제조방법에 있어서, 치수적으로 안정한 폴리이미드 기재를 마련하고, 이 폴리이미드 기재위에 금속 크롬층을 진공증착시키고, 이 크롬층위에 구리층을 전착시키는 단계로 구성되는 캐리어의 제조방법.
  16. 제15항에 있어서, 상기 전착단계에 앞서 구리층을 상기 크롬층위에 진공증착시키는 단계로 더욱 구성되는 방법.
  17. 제16항에 있어서, 상기 크롬층이 50내지 500옹스트롱의 두께를 갖는 방법.
  18. 제17항에 있어서, 상기 전착된 구리층이 약 25마이크로미터의 두께를 갖는 방법.
  19. 제18항에 있어서, 상기 진공증착된 구리층이 약 1000옹스트롱의 두께를 갖는 방법.
KR1019860007665A 1985-09-13 1986-09-12 구리-크롬-폴리이미드 복합체 및 그의 제조방법 KR900000865B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77591885A 1985-09-13 1985-09-13
US06/775,918 1985-09-13

Publications (2)

Publication Number Publication Date
KR870002941A KR870002941A (ko) 1987-04-14
KR900000865B1 true KR900000865B1 (ko) 1990-02-17

Family

ID=25105948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860007665A KR900000865B1 (ko) 1985-09-13 1986-09-12 구리-크롬-폴리이미드 복합체 및 그의 제조방법

Country Status (8)

Country Link
EP (1) EP0215557B1 (ko)
JP (1) JPS6262551A (ko)
KR (1) KR900000865B1 (ko)
CA (1) CA1302947C (ko)
DE (1) DE3687250T2 (ko)
HK (1) HK118693A (ko)
MY (1) MY101626A (ko)
SG (1) SG94193G (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159514B1 (ko) * 2007-05-24 2012-06-26 프린코 코포레이션 다층기판 금속배선 제조방법 및 그 구조

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486527A (en) * 1987-09-29 1989-03-31 Hitachi Cable Ccb tape carrier
JPH069308B2 (ja) * 1988-06-22 1994-02-02 東洋メタライジング株式会社 フレキシブルプリント配線用基板
EP0386458A1 (de) * 1989-03-04 1990-09-12 Oerlikon-Contraves AG Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen
DE3907004A1 (de) * 1989-03-04 1990-09-06 Contraves Ag Verfahren zum herstellen von duennschichtschaltungen
US4962004A (en) * 1989-09-13 1990-10-09 Digital Equipment Corporation Method of inhibiting electrochemical reduction of polyimide during electroplating and articles formed thereby
JP2931657B2 (ja) * 1989-09-22 1999-08-09 ミネソタ マイニング アンド マニユフアクチユアリング カンパニー 電気活性重合体の電気メッキ法
JP2775647B2 (ja) * 1989-11-17 1998-07-16 宇部興産株式会社 メタライズドポリイミドフィルムの製法
US5038195A (en) * 1990-02-09 1991-08-06 Ibm Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
WO1992002040A1 (en) * 1990-07-25 1992-02-06 Dsm N.V. Package for incorporating an integrated circuit and a process for the production of the package
US5176811A (en) * 1991-02-01 1993-01-05 International Business Machines Corporation Gold plating bath additives for copper circuitization on polyimide printed circuit boards
US5461203A (en) * 1991-05-06 1995-10-24 International Business Machines Corporation Electronic package including lower water content polyimide film
CA2051604A1 (fr) * 1991-09-17 1993-03-18 Guy St-Amant Feuillards metalliques supportes sur plastique obtenu par metallisation-placage
CA2051611C (fr) * 1991-09-17 1996-01-23 Michel Gauthier Procede de preparation d'ensembles collecteurs-electrodes pour generateurs de films minces, ensembles collecteurs- electrodes et generateurs obtenus
JP2765673B2 (ja) * 1992-06-04 1998-06-18 インターナショナル・ビジネス・マシーンズ・コーポレイション メタライゼーション層及びその形成方法
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5543222A (en) * 1994-04-29 1996-08-06 E. I. Du Pont De Nemours And Company Metallized polyimide film containing a hydrocarbyl tin compound
JPH08330728A (ja) * 1995-05-26 1996-12-13 Toyo Metaraijingu Kk フレキシブルプリント配線用基板
US6424630B1 (en) 1998-10-30 2002-07-23 Advanced Micro Devices, Inc. Apparatus and method for calibrating a home networking station receiving network signals on a telephone line medium
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
CA2327801A1 (en) * 2000-03-21 2001-09-21 Rocky L. Hilburn Copper on polymer component having improved adhesion
WO2002031214A1 (de) 2000-10-09 2002-04-18 Hueck Folien Metallisierte folie und verfahren zu deren herstellung sowie deren anwendung
DE102004054597B4 (de) * 2004-11-11 2019-07-25 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
SG126776A1 (en) * 2005-04-08 2006-11-29 3M Innovative Properties Co Flexible circuit substrate
KR100796463B1 (ko) * 2005-11-16 2008-01-23 마이크로코즘 테크놀리지 씨오.,엘티디 가요성 인쇄 회로 및 그의 제조 방법
TWI411373B (zh) * 2007-05-25 2013-10-01 Princo Corp 多層基板金屬線路結構
TWI354523B (en) 2007-05-25 2011-12-11 Princo Corp Method for manufacturing metal lines in multi-laye
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
CN114188543A (zh) * 2021-11-15 2022-03-15 深圳市宝明科技股份有限公司 一种复合导电铜箔及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729814A (en) 1967-04-04 1973-05-01 Gen Electric Method for making a composite
US3781596A (en) 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3981691A (en) 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
US4444848A (en) * 1982-01-04 1984-04-24 Western Electric Co., Inc. Adherent metal coatings on rubber-modified epoxy resin surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159514B1 (ko) * 2007-05-24 2012-06-26 프린코 코포레이션 다층기판 금속배선 제조방법 및 그 구조

Also Published As

Publication number Publication date
DE3687250D1 (de) 1993-01-21
JPS6262551A (ja) 1987-03-19
SG94193G (en) 1994-02-25
MY101626A (en) 1991-12-31
KR870002941A (ko) 1987-04-14
EP0215557A2 (en) 1987-03-25
DE3687250T2 (de) 1993-05-27
HK118693A (en) 1993-11-12
EP0215557A3 (en) 1988-07-20
CA1302947C (en) 1992-06-09
EP0215557B1 (en) 1992-12-09
JPH0255943B2 (ko) 1990-11-28

Similar Documents

Publication Publication Date Title
KR900000865B1 (ko) 구리-크롬-폴리이미드 복합체 및 그의 제조방법
US4863808A (en) Copper-chromium-polyimide composite
US4131517A (en) Surface treating process for copper foil for use in printed circuit
JP3973197B2 (ja) キャリア箔付電解銅箔及びその製造方法
US6689268B2 (en) Copper foil composite including a release layer
JP2717911B2 (ja) 印刷回路用銅箔及びその製造方法
US4193849A (en) Method for making a raw board for use in printed circuits
US6893742B2 (en) Copper foil with low profile bond enhancement
JPS5856758B2 (ja) ドウハクヒヨウメンシヨリホウホウ
JPH0224037B2 (ko)
US6569543B2 (en) Copper foil with low profile bond enahncement
EP1133220B1 (en) Copper foil with low profile bond enhancement
US5322975A (en) Universal carrier supported thin copper line
JP2620151B2 (ja) 印刷回路用銅箔
US5952083A (en) Aluminum alloys for electronic components
JPH0219994B2 (ko)
JP3367805B2 (ja) 印刷回路用銅箔の処理方法
JP3342479B2 (ja) 銅箔の表面処理方法
JP3113445B2 (ja) 印刷回路用銅箔及びその製造方法
JP2684164B2 (ja) 印刷回路用銅箔の表面処理方法
JP2006159632A (ja) 銅メタライズド積層板及びその製造方法
JPH08335775A (ja) 印刷回路用銅箔の処理方法
JPS6389698A (ja) 銅箔の処理方法
JP2708130B2 (ja) プリント回路用銅箔の粗面形成方法
JPH08335776A (ja) 印刷回路用銅箔の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930128

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee