KR890013776A - 양면형 커패시터를 이용한 dram셀 및 그의 제조방법 - Google Patents
양면형 커패시터를 이용한 dram셀 및 그의 제조방법 Download PDFInfo
- Publication number
- KR890013776A KR890013776A KR1019880001577A KR880001577A KR890013776A KR 890013776 A KR890013776 A KR 890013776A KR 1019880001577 A KR1019880001577 A KR 1019880001577A KR 880001577 A KR880001577 A KR 880001577A KR 890013776 A KR890013776 A KR 890013776A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- diffusion layer
- layer
- double
- manufacturing
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 트랜치형 기억소자의 단면도,
제4도는 본 발명 기억소자의 제조방법을 설명하기 위한 제조공정 단면도이다.
Claims (2)
- 정보저장용 반도체 장치에 있어서, 두개의 기억소자의 사이에 형성되는 하나의 트랜치(10)에 N-확산층(17) 및 1, 2다결정 실리콘 층(19, 22)의 적층구조에 의한 2개의 커패시터가 형성되는 것을 특징으로 하는 양면형 커패시터를 이용한 DRAM셀.
- 정보저장용 반도체 장치의 제조방법에 있어서, 두꺼운 산화막층(14)이 형성된 기판상에 포토레지스트(15)를 마스크하는 N-확산층(16)을 형성하는 공정과, 상기 N-확산층(16) 영역에 트랜치(10)를 형성하고 여기에 N-확산층(17)과 산화막층(18)을 차례로 형성하는 공정과, 제1다결정 실리콘(19)을 형성하고 산화막(20)을 기른후 콘택영역(20)을 한정식각하는 공정과, 콘택영역(21)을 통하여 N-확산층(16)과 연결되는 제2다결정 실리콘(22)을 형성한후 게이트 산화막(23)을 기르고 셀의 게이트로 되는 제3다결정 실리콘(24)을 형성한후 다음 상기 N-확산층(16)과 연결되는 N+확상층(25)을 형성하는 공정과 통상의 방법으로 비트라인 콘택(26)을 내고 메탈층(27)을 연결하는 공정과로 됨을 특징으로 하는 양면형 커패시터를 이용한 DRAM셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880001577A KR890013776A (ko) | 1988-02-15 | 1988-02-15 | 양면형 커패시터를 이용한 dram셀 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880001577A KR890013776A (ko) | 1988-02-15 | 1988-02-15 | 양면형 커패시터를 이용한 dram셀 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR890013776A true KR890013776A (ko) | 1989-09-26 |
Family
ID=68233291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880001577A KR890013776A (ko) | 1988-02-15 | 1988-02-15 | 양면형 커패시터를 이용한 dram셀 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890013776A (ko) |
-
1988
- 1988-02-15 KR KR1019880001577A patent/KR890013776A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
| KR930009090A (ko) | 반도체장치의 제조방법 | |
| KR900019016A (ko) | 디램셀의 제조방법 | |
| KR860000716A (ko) | 다이내믹형 메모리셀과 그 제조방법 | |
| KR920008929A (ko) | 반도체 기억장치와 그 제조방법 | |
| JPS61176148A (ja) | 半導体記憶装置 | |
| JPH0612805B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH01100960A (ja) | 半導体集積回路装置 | |
| KR890013776A (ko) | 양면형 커패시터를 이용한 dram셀 및 그의 제조방법 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR920001718A (ko) | 반도체기억장치 및 그 제조방법 | |
| JPS61199657A (ja) | 半導体記憶装置 | |
| JPS6112058A (ja) | 半導体装置 | |
| JPS62133755A (ja) | 半導体装置 | |
| KR970030343A (ko) | 반도체 메모리소자의 전극 및 이를 형성하는 방법 | |
| JPS57114272A (en) | Semiconductor memory | |
| KR930006921A (ko) | 반도체 메모리 장치의 제조방법 및 그 구조 | |
| JPS62188261A (ja) | メモリ装置 | |
| KR940016504A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR950021664A (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 | |
| KR900017149A (ko) | 고집적 적층형 디램 셀의 제조방법 | |
| KR940001413A (ko) | 반도체 메모리소자의 적층 캐패시터 제조 방법 | |
| KR910005301A (ko) | 고집적 디램 셀의 제조방법 | |
| KR930014976A (ko) | 메모리 소자의 비트라인 제조방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |