KR890008685A - 브랜칭 방법 - Google Patents

브랜칭 방법 Download PDF

Info

Publication number
KR890008685A
KR890008685A KR1019880014990A KR880014990A KR890008685A KR 890008685 A KR890008685 A KR 890008685A KR 1019880014990 A KR1019880014990 A KR 1019880014990A KR 880014990 A KR880014990 A KR 880014990A KR 890008685 A KR890008685 A KR 890008685A
Authority
KR
South Korea
Prior art keywords
cycle
control word
operand
control
bytes
Prior art date
Application number
KR1019880014990A
Other languages
English (en)
Other versions
KR920001965B1 (en
Inventor
차우 비
유진 프리에 해롤드
로버트 펀크 마크
알렌 맥마흔 린
랄프 페쯔 브루스
Original Assignee
하워드 지.피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지.피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지.피거로아
Publication of KR890008685A publication Critical patent/KR890008685A/ko
Application granted granted Critical
Publication of KR920001965B1 publication Critical patent/KR920001965B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30061—Multi-way branch instructions, e.g. CASE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/264—Microinstruction selection based on results of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음

Description

브랜칭 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 총 체적 도면.
제5도는 본 발명의 작동을 설명하는데 이동되는 도면으로서, 데이타 처리 시스템의 주 기억 장치 및 제어 기억 장치를 도시하는 도면.
제6도는 본 발명에 따라 한사이클에서 (a)제어 워드를 실행하고 (b) 그 다음 사이클의 제어 워드를 채취(fetch)하고, (c) 그 다음 사이클에서 채취될 제어 워드에 대한 제어 기억 장치 어드레스를 결정하는 방법을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
50 : 주 기억 장치 51 : 제어 기억 장치
300, 301 : 주 기억 장치 인터페이스 레지스터
302, 303 : 포인터 레지스터 304 : 길이 레지스터
305 : ALU

Claims (2)

  1. X바이트 넓이인 데이타 버스와, 오퍼랜드를 포함하는 주 기억 장치와, 상기 주 기억 장치와 인터페이스하는 X바이트 넓이의 최소한 두개의 레지스터를 구비하는 데이타 처리 시스템을 이용하여 좌에서 우로의 명령어를 사용하여 최소한 하나의 멀티 바이트 오퍼랜드를 처리하기 위한 브랜칭 방법에 있어서, 상기 레지스터중 최소한 하나의 레지스터에서 상기 오퍼랜드의 일부분의 바이트 정렬을 결정하는 단계와,좌에서 우로의 명령어에 의해 처리될 남아 있는 오퍼랜드 바이트 수를 결정하는 단계와, 각각의 머신 사이클에서 처리될 수 있는 오퍼랜드 바이트의 사이클당 X바이트의 최대 값을가진 최대의 변화 가능한 수를 처리하기 위해 다수의 제어 워드가 실행되는 것을 결정하는 단계를 포함하는 것을 특징으로 하는 브랜칭 방법.
  2. 제1항에 있어서, 상기 좌에서 우로의 명령어는 주 기억 장치에 내재되어 있으며, 상기 브랜칭 방법이 제어 기억 장치에 내재된 마이크로 코드에 의해 보조되고, 상기 마이크로 코드는 제어 워드가 실행될때 처리될 바이트 수를 각각 확인하는 다수의 제어워드를 포함하며, 상기 방법이 주 기억 장치로부터 팻치되고 있는 좌에서 우로의 명령어의 결과로서 상기 제어 기억 장치로부터 제어 워드를 팻칭하는 단계와, 사이클 N에서상기팻치된 제어 워드를 실행하는 단계 및 상기 사이클 N에서, 사이클 N+1에서 실행된 다음 제어 워드를 제어기억 장치로부터 팻칭하고, 사이클 N+2에서 실행될 제어워드의 어드레스를 결정하기 위해 사이클 N+1에서 처리될 바이트의 다음 제어 워드수를 이용하는 단계를 포함하는 것을 특징으로 하는 브랜칭 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8814990A 1987-11-17 1988-11-15 Microcode branch based upon operand length and alignment KR920001965B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/121,443 US4933847A (en) 1987-11-17 1987-11-17 Microcode branch based upon operand length and alignment
US121,443 1987-11-17

Publications (2)

Publication Number Publication Date
KR890008685A true KR890008685A (ko) 1989-07-12
KR920001965B1 KR920001965B1 (en) 1992-03-07

Family

ID=22396769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8814990A KR920001965B1 (en) 1987-11-17 1988-11-15 Microcode branch based upon operand length and alignment

Country Status (6)

Country Link
US (1) US4933847A (ko)
EP (1) EP0317473A3 (ko)
JP (1) JPH01137331A (ko)
KR (1) KR920001965B1 (ko)
CN (1) CN1016383B (ko)
GB (1) GB8814628D0 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5201043A (en) * 1989-04-05 1993-04-06 Intel Corporation System using both a supervisor level control bit and a user level control bit to enable/disable memory reference alignment checking
US5168571A (en) * 1990-01-24 1992-12-01 International Business Machines Corporation System for aligning bytes of variable multi-bytes length operand based on alu byte length and a number of unprocessed byte data
JPH04140892A (ja) * 1990-02-05 1992-05-14 Internatl Business Mach Corp <Ibm> 制御データをエンコードする装置及び方法
JP2606942B2 (ja) * 1990-02-22 1997-05-07 株式会社東芝 Ｄｍａコントローラ
US5335332A (en) * 1991-12-24 1994-08-02 International Business Machines Corporation Method and system for stack memory alignment utilizing recursion
US5542058A (en) * 1992-07-06 1996-07-30 Digital Equipment Corporation Pipelined computer with operand context queue to simplify context-dependent execution flow
DE4345028A1 (de) * 1993-05-06 1994-11-10 Hewlett Packard Co Vorrichtung zur Reduzierung von Verzögerungen aufgrund von Verzweigungen
US5559974A (en) * 1994-03-01 1996-09-24 Intel Corporation Decoder having independently loaded micro-alias and macro-alias registers accessible simultaneously by one micro-operation
EP0847551B1 (en) * 1995-08-31 2012-12-05 Intel Corporation A set of instructions for operating on packed data
US5771011A (en) * 1996-07-15 1998-06-23 International Business Machines Corporation Match detect logic for multi-byte per cycle hardware data compression
US6184902B1 (en) 1997-04-30 2001-02-06 Hewlett-Packard Company Centralized branch intelligence system and method for a geometry accelerator
US5956047A (en) * 1997-04-30 1999-09-21 Hewlett-Packard Co. ROM-based control units in a geometry accelerator for a computer graphics system
US7698539B1 (en) * 2003-07-16 2010-04-13 Banning John P System and method of instruction modification
US7676797B2 (en) * 2005-01-31 2010-03-09 Computer Associates Think, Inc. System and method for managing long names in an application programming interface
US8495341B2 (en) * 2010-02-17 2013-07-23 International Business Machines Corporation Instruction length based cracking for instruction of variable length storage operands
JP5437878B2 (ja) * 2010-03-29 2014-03-12 ルネサスエレクトロニクス株式会社 情報処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3570006A (en) * 1968-01-02 1971-03-09 Honeywell Inc Multiple branch technique
US3979725A (en) * 1973-08-06 1976-09-07 Xerox Corporation Multi-way program branching circuits
US3916388A (en) * 1974-05-30 1975-10-28 Ibm Shifting apparatus for automatic data alignment
DE2529348A1 (de) * 1975-07-01 1977-01-13 Siemens Ag Verfahren zum verarbeiten von maschinenbefehlen mit bytefeldoperanden in einem mikroprogrammierten prozessor einer datenverarbeitungsanlage
US4200927A (en) * 1978-01-03 1980-04-29 International Business Machines Corporation Multi-instruction stream branch processing mechanism
US4438492A (en) * 1980-08-01 1984-03-20 Advanced Micro Devices, Inc. Interruptable microprogram controller for microcomputer systems
US4430706A (en) * 1980-10-27 1984-02-07 Burroughs Corporation Branch prediction apparatus and method for a data processing system
JPS5856164A (ja) * 1981-09-30 1983-04-02 Toshiba Corp デ−タ処理装置
US4569016A (en) * 1983-06-30 1986-02-04 International Business Machines Corporation Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system
US4791557A (en) * 1985-07-31 1988-12-13 Wang Laboratories, Inc. Apparatus and method for monitoring and controlling the prefetching of instructions by an information processing system

Also Published As

Publication number Publication date
CN1035190A (zh) 1989-08-30
EP0317473A3 (en) 1992-05-20
GB8814628D0 (en) 1988-07-27
KR920001965B1 (en) 1992-03-07
EP0317473A2 (en) 1989-05-24
CN1016383B (zh) 1992-04-22
JPH01137331A (ja) 1989-05-30
US4933847A (en) 1990-06-12

Similar Documents

Publication Publication Date Title
KR890008685A (ko) 브랜칭 방법
KR940009094B1 (ko) 데이타처리 시스템
KR900008394A (ko) 데이터 처리장치
KR950033803A (ko) 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법
KR920001321A (ko) 고속 프로세서에서의 브랜치 처리 방법 및 장치
KR840001350A (ko) 부정장(不定長) 명령을 갖는 데이터 처리장치
US4833640A (en) Register bank change including register to register transfer in a data processing system
GB1426748A (en) Small micro-programme data processing system employing multi- syllable micro instructions
KR830006739A (ko) 데이터 처리장치
KR960706124A (ko) 워드 정렬 브랜치 타겟을 가지는 처리 시스템(Processing system with word aligned branch target)
EP0201833A2 (en) Instruction processor
US5732235A (en) Method and system for minimizing the number of cycles required to execute semantic routines
JPS623342A (ja) パイプラインプロセツサ
JPS6160459B2 (ko)
KR890012224A (ko) 정보처리장치
KR880003241A (ko) 데이타 처리 시스템
US4812989A (en) Method for executing machine language instructions
JPS5760441A (en) Information processing equipment
JPS578851A (en) Parallel processing system
SE8500156D0 (sv) Forfarande for behandling av maskinkodade instruktionsord och dataprocessor for utforande av forfarandet
EP0190484A3 (en) Enhanced speed digital computer and method of speed enhancement
JPS595354A (ja) デ−タ処理装置
JPH065507B2 (ja) 推論計算機
JPS57168345A (en) Data processing device
JPS5971542A (ja) 演算処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee