KR890006225Y1 - 돗트 매트릭스 디스플레이 소자의 구동회로 - Google Patents

돗트 매트릭스 디스플레이 소자의 구동회로 Download PDF

Info

Publication number
KR890006225Y1
KR890006225Y1 KR2019860017497U KR860017497U KR890006225Y1 KR 890006225 Y1 KR890006225 Y1 KR 890006225Y1 KR 2019860017497 U KR2019860017497 U KR 2019860017497U KR 860017497 U KR860017497 U KR 860017497U KR 890006225 Y1 KR890006225 Y1 KR 890006225Y1
Authority
KR
South Korea
Prior art keywords
signal
output
line
gate
displayed
Prior art date
Application number
KR2019860017497U
Other languages
English (en)
Other versions
KR880010409U (ko
Inventor
이덕구
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860017497U priority Critical patent/KR890006225Y1/ko
Publication of KR880010409U publication Critical patent/KR880010409U/ko
Application granted granted Critical
Publication of KR890006225Y1 publication Critical patent/KR890006225Y1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

돗트 매트릭스 디스플레이 소자의 구동회로
제1도는 본 고안의 회로도.
제2도는 단안정 멀티바이브 레이터의 파형도.
제3도는 본 고안의 파형도.
제4도는 2n라인 모우드의 표시.
제5도는 본 고안의 문자표시 예.
* 도면의 주요부분에 대한 부호의 설명
1 : 판별회로 2, 3 : 단안정멀티 바이브레이터
OR1, OR2: 오아게이트 AN : 앤드게이트
I1: 인버터 N1, N2, N3: 낸드게이트
FF : 플립플롭
본 고안은 수평 동기 신호의 모양을 변화시켜 원래의 소스 입력신호(n line)를 가지고 2배 라인(2n line)의 디스플레이 소자에서 기수 라인과 홀수 라인을 교대로 구동 시킴으로써 디스플레이되도록 한 돗트 매트릭스 디스플레이 소자의 구동 회로에 관한 것이다.
일반적으로 CRT방식이 아닌 평면 디스플레이 디바이스(DEVICE)에서는 돗트 매트릭스로 구성된 소자 (예를 들어 액정이나 플라스마 (PLASMA) 등)를 구동 시키기 위하여 디지탈 신호에 의한 디스플레이를 수행하게 되는데 입력되는 신호가 n라인의 디스플레이를 수행하기 위한 신호인데 반하여 디스플레이 소자는 2n라인으로 구성되어 있는 경우가 있다.
예를들면 640 X 400 돗트의 플라스마 디스플레이 패널을 사용하여 컴퓨터의 모니터를 설계할 때 영문 및 한글을 디스플레이 할 경우 10 X 16 돗트의 폰트(FONT)를 사용하여 64칼럽X25라인을 표시할 수 있어 컴퓨터의 소스 신호를 그대로 디스플레이 하면 된다.
그러나 영문만을 디스플레이 할 경우 8X8돗트의 폰트를 사용하여 80칼럼X25라인을 표시할 수 있다.
이러한 경우 소오스 신호는 단지 640돗트 X 200라인으로만 발생하므로써 80칼 X 25라인의 표시에 충분하다.
그런데 표시될 디스플레이 디바이스는 640 X 400돗트의 능력을 가짐으로 둘간의 모순이 발생하게 되는 것이다.
본 고안은 이와 같은 점을 감안하여 640 X 400돗트의 플라스마 디스플레이 디바이스를 가지고 640 X 400돗트의 영문 및 한글 디스플레이를 위한 비데오 신호와 640 X 200돗트의 영문만을 디스플레이 하기 위한 비데오 신호를 모두다 입력 신호로 취하여 디스플레이 할 수 있도록 한 돗트 매트릭스 디스플레이 소자의 구동회로로써 n라인 모우드용 비데오 신호가 2n라인에 기수 라인과 우수 라인 반복하여 표시되게 하여 2n라인 디스플레이 소자로 n라인 모우드와 2n라인 모우드를 모두 디스플레이 할 수 있도록 한 것이다.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.
본 고안은 소오스 신호로 데이타, 클럭, 수평 동기신호 수직 동기 신호의 4신호를 사용할 경우 수평동기 신호의 파형을 변화시켜 n라인의 입력 신호를 2n라인의 디스플레이 디바이스에 표시하기 위한 회로로써 2n라인의 소오스 신호를 받아 2n라인의 디스플레이 디바이스에 표시하는 경우를 2n라인 모우드라 하고 n라인의 소오스 신호를 받아 2n라인의 디스플레이 디바이스에 표시하는 경우를 n라인 모우드라 하자.
제1도는 본 고안의 회로도로써 수평동기 신호와 수직동기 신호가 인가되는 판별회로 (1)의 출력이 낸드게이트(N2)의 일측에 인가됨과 동시에 인버터(I1)를 통하여 수평동기 신호가 타측에 인가되는 낸드게이트(N1)의 일측에 인가되게 구성한다.
이때 판별회로 (1)는 n라인 모우드일 경우 하이레벨 신호를 출력시키고 2n라인 모우드일 경우에는 로우 레벨신호를 출력시키도록 구성한 것이다.
그리고 오아게이트(OR1)에는 수평동기 신호가 직접인가됨과 동시에 멀티바이브 레이터(2)를 통하여 인가되게 구성하고 앤드게이트(AN1)에는 수직동기 신호가 단안정 멀티바이브레이터 (3)와 플립플롭 (FF)을 통하여 인가되게 구성하며 이때 플립플롭 (FF)은 수직동기 신호에 의해 로글되며 비데오 신호의 한 프레임은 하이레벨, 다른 프레임은 로우레벨을 출력시키게 되고 로우 레벨일때 우수라인, 하이 레벨일때는 기수 라인을 나타나게 된다.
또한 오아게이트(OR1)와 앤드게이트(AN1)의 출력이 오아게이트(OR2)를 통하여 낸드게이트(N2)의 타측에 인가되게 구성하고 낸드게이트(N1)(N2)의 출력이 낸드게이트(N3)를 통하여 출력되도록 구성한 것이다.
이와 같이 구성된 본 고안에서 제1도는 본 고안의 회로도로써 수평동기 신호가 인가되는 판별회로 (1)에서 n라인 모우드와 2n라인 모우드를 판별하여 n라인 모우드일 경우에는 하이레벨 신호를 출력시키고 2n라인 모우드일 경우에는 로울레벨 신호를 출력시킴으로써 낸드게이트(N2)의 일측에 인가됨과 동시에 인버터(I1)를 통하여 낸드게이트(N1)의 일측에 인가되어진다.
그리고 수평동기 신호가 인가되는 단안정 멀티바이브 레이터 (2)와 수직동기 신호가 인가되는 단안정 멀티바이브레이터(3)는 제2도에서와 같이 입력에 대하여 to의 시간후에 출력을 내보내게 된다.
이때 to는 약 100n sec정도이다.
또한 수직동기 신호가 로글되어지는 플립플롭 (FF)은 비데오 신호의 한 프레임 동안은 하이레벨 신호를 출력시키고 다른 프레임 동안은 로우레벨 신호를 출력시키게 되며 로우 레벨일때는 우수 라인, 하이 레벨일때는 기수라인을 나타내게 된다.
따라서 제3(a)도와 같은 수직동기 신호와 제3(b)도와 같은 수평동기 신호가 인가될때 단안정 멀티바이브 레이터(2)의 출력은 제3(c)도와 같은 파형이 되고 단안정 멀티바이브 레이터(3)의 출력은 제3(e)도와 같은 파형이 된다.
그리고 단안정 멀티바이브 레이터(3)의 출력과 플립플롭 (FF)의 출력이 앤드게이트 (AN1)를 통하여 오아게이트(OR2)에 인가되는데 이때 앤드게이트 (AN1)의 파형이 제3도와 (F1)(F2)와 같은 파형이 된다.
이는 플립플롭 (FF)의 출력이 로우레벨(즉, 우수레벨)일때에는 제3도(F1)과 같은 파형이 되고 플립플롭 (FF)의 출력이 하이레벨 (즉, 기수라인)일때에는 제3도의 (F2)와 같은 파형이 된다.
또한 수평동기 신호와 단안정 멀티바이브 레이터 (2)의 출력이 인가되는 오아게이트(OR1)는 제3(d)도와 같은 파형을 출력시키게 된다.
이러한 제3(d)도와 같은 신호는 수평동기 신호가 변형된 모양으로 수평동기 신호때마다 2개의 펄스를 발생시키게 되는 것이다.
따라서 오아게이트(OR1)와 앤드게이트 (AN1)의 출력이 인가되는 오아게이트(OR2)는 제3도의 (G1)(G2)와 같은 파형을 출력시키게 되는데 이때 제3도의 (G1)와 같은 파형은 제3도의 (F1)와 같은 파형이 입력 될때이고 제3도의 (G2)와 같은 파형은 제3도의 (F2)와 같은 파형이 오아게이트(OR2)에 인가될때이다.
그리고 오아게이트(OR2)와 판별회로(1)의 출력이 낸드게이트 (N1)(N2)(N3)를 통하여 최종 출력 신호를 출력시키게 되는데 낸드게이트(N3)의 출력인 최종 출력은 판별회로(1)의 출력에 따라 오아게이트(OR2)의 출력이 선택적으로 나타나게 된다.
즉, 최종 출력은 판별회로(1)의 출력이 하이 레벨(n라인 모우드)인 경우 오아게이트(OR2)의 출력인 제3도의 (G1)(G2)신호가 되며 판별회로 (1)의 출력이 로우레벨(2n라인 모우드)일 경우는 수평동기 신호가 그대로 출력되어진다.
따라서 디스플레이 디바이스의 입력 신호인 데이타 클럭, 수평동기 신호, 수직 동기 신호 중에서 수평동기 신호 대신 본 고안의 낸드게이트(N3)의 출력인 최종 출력을 입력시킴으로써 n라인 모우드와 2n라인 모우드를 모두 디스플레이 가능하도록 한 것이다.
이와 같이 본 고안에 의해 표시되는 골작의 모양을 예를들어 설명하면 다음과 같다.
먼저 제4도에서와 같이 2n개의 라인에 번호를 붙여 0~(2n-1)개의 라인이 있다고 하자.
그리고 제5(a)도와 같이 문자 "A"를 표시하기 위한 신호가 2n라인 모우드로 입력되면 제5(a)도와 같이 직접 표시되나 그렇지 않고 n라인 모우드 상태로 입력되면 제1도의 플립플롭 (FF)의 출력이 로우레벨(즉, 우수라인)이면 제5(b)도와 같이 우수 라인만 디스플레이 되어 표시되고 플립플롭 (FF)의 출력이 하이레벨 (즉, 기수라인)이면 제5(c)도와 같이 기수라인만 디스플레이 되어 표시된다.
그런데 플립플롭 (FF)의 출력이 하이레벨과 로우레벨로 번갈아 출력되므로써 (약 1초에 15회이상)이러한 제5(b)도와 제5(c)도의 디스플레이 상태가 반복되면 눈의 착각에 의하여 제5(d)도와 같이 디스플레이 된 것처럼 보이게 된다.
이상에서와 같이 본 고안은 2n라인 모우드용 돗트 매트릭스 디스플레이 소자에 2n라인 비데오 신호가 인가되면 그대로 디스플레이 되도록 하여 주고 n라인 비데오 신호가 인가되면 수평동기 신호의 모양을 변화시켜 2n라인 모우드용 돗트 디스플레이 소자의 기수 라인과 우수 라인을 교대로 구동시킴으로써 n라인 비데오 신호가 2n라인 모우드용 돗트 디스플레이 소자에 표시될 수 있도록 한 것으로 2n라인 모우드용 돗트 디스플레이 소자로 n라인 비데오 신호와 2n라인 비데오 신호중 어느것이나 디스플레이가 가능하게 되는 효과가 있는 것이다.

Claims (1)

  1. 수평, 수직동기 신호가 인가되는 단안정 멀티바이브 레이터(2)(3)와 플립플롭 (FF)의 출력이 오아게이트(OR1)와 앤드게이트 (AN1)를 통한 후 오아게이트(OR2)에 인가되게 구성하고, 수평, 수직 동기 신호가 인가되는 판별회로(1)의 출력이 오아게이트(OR2)의 출력과 함께 인버터(I1)와 낸드게이트 (N1)(N2)(N3)를 통하여 출력되게 구성한 돗트 매트릭스 디스플레이 소자의 구동회로.
KR2019860017497U 1986-11-08 1986-11-08 돗트 매트릭스 디스플레이 소자의 구동회로 KR890006225Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860017497U KR890006225Y1 (ko) 1986-11-08 1986-11-08 돗트 매트릭스 디스플레이 소자의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860017497U KR890006225Y1 (ko) 1986-11-08 1986-11-08 돗트 매트릭스 디스플레이 소자의 구동회로

Publications (2)

Publication Number Publication Date
KR880010409U KR880010409U (ko) 1988-07-27
KR890006225Y1 true KR890006225Y1 (ko) 1989-09-18

Family

ID=19256962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860017497U KR890006225Y1 (ko) 1986-11-08 1986-11-08 돗트 매트릭스 디스플레이 소자의 구동회로

Country Status (1)

Country Link
KR (1) KR890006225Y1 (ko)

Also Published As

Publication number Publication date
KR880010409U (ko) 1988-07-27

Similar Documents

Publication Publication Date Title
US6181317B1 (en) Display and method of and drive circuit for driving the display
EP0574142B1 (en) Driver circuit for dot matrix display apparatus
KR19990067894A (ko) 액티브 매트릭스형 액정 표시 장치용 구동 회로
KR0163931B1 (ko) 엘씨디 구동 회로
KR890006225Y1 (ko) 돗트 매트릭스 디스플레이 소자의 구동회로
KR100186500B1 (ko) 디스플레이 포맷 변환 장치
JPS6214626A (ja) 表示装置
KR850006118A (ko) 직·병렬 변환 회로와 그것을 사용한 표시 구동 장치
KR100405024B1 (ko) 2 포트 데이터극성반전기를 가지는 액정표시장치 및 그구동방법
RU93006512A (ru) Панель жидкокристаллического дисплея (пжкд) и способ ее управления
JP2920919B2 (ja) インターフェイス装置
KR0155928B1 (ko) 액정 디스플레이의 노이즈 제거회로
JPH0277793A (ja) 画像表示装置
KR950004592Y1 (ko) 평판표시소자의 데이타 변조회로
KR100198667B1 (ko) 액정 표시 소자의 구동 장치
JP2822421B2 (ja) 走査型表示装置
JPS61272784A (ja) 表示制御装置
JP2919248B2 (ja) Lcdマルチスキャンモニタ
KR940002215Y1 (ko) Lcd 콘트롤러와 드라이버간의 인터페이스 회로
SU686040A1 (ru) Устройство дл отображени информации на матричном экране
KR900002793B1 (ko) Crt디스플레이의 그림과 문자비데오패턴 선택회로
JPH02308198A (ja) 表示装置用コントローラ
KR900000719B1 (ko) 액정 표시 소자의 콘트롤러
JPH07104660B2 (ja) ビデオramアクセス制御方式
KR900005590B1 (ko) 임의구간 반전표시 방법

Legal Events

Date Code Title Description
A201 Request for examination
O032 Opposition [utility model]: request for opposition
E701 Decision to grant or registration of patent right
O071 Decision to grant registration after opposition [utility model]: decision to grant registration
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee