KR890005741A - 메모리 회로와 아날로그 회로를 갖는 반도체장치 - Google Patents

메모리 회로와 아날로그 회로를 갖는 반도체장치 Download PDF

Info

Publication number
KR890005741A
KR890005741A KR1019880012354A KR880012354A KR890005741A KR 890005741 A KR890005741 A KR 890005741A KR 1019880012354 A KR1019880012354 A KR 1019880012354A KR 880012354 A KR880012354 A KR 880012354A KR 890005741 A KR890005741 A KR 890005741A
Authority
KR
South Korea
Prior art keywords
circuit
semiconductor device
memory
circuit means
memory circuit
Prior art date
Application number
KR1019880012354A
Other languages
English (en)
Inventor
료우이찌 호리
기요오 이또우
다까시 다베이
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890005741A publication Critical patent/KR890005741A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

메모리 회로와 아날로그 회로를 갖는 반도체방치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도~제3도는 본 발명의 기본적 실시예를 나타낸 도면.

Claims (45)

  1. 반도체 칩(100), 데이타를 저장하기 위하여 상기 반도체 칩상에 마련된 메모리 회로 수단(10), 메모리 회로 수단의 데이타를 처리하기 위하여 상기 반도체 칩상에 마련된 아날로그 회로 수단(20), 상기 메모리 회로 수단(10)과 상기 아날로그 회로 수단(20)을 전기적으로 접속하기 위하여 반도체 칩상에 마련된 콘덕터 수단(201)을 포함하는 반도체 장치에 있어서, 상기 메모리 회로 수단은 다수의 메모리 셀을 포함하며, 각각의 상기 메모리 셀은 적어도 하나의 전계효과 트랜지스터로 구성되는 반도체 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 아날로그 회로 수단(20)은 D/A변환 수단을 갖는 반도체 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 메모리 회로 수단(10)은 결합 메모리 셀을 예비 메모리 셀로 대채하기 위한 제1수단(10f)를 갖는 반도체 장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 아날로그 회로 수단은 아날로그 회로 수단의 특성을 변화시키기 위한 제2수단(20f)를 갖는 반도체 장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 제1수단(10f)와 제2수단(20f)는 퓨즈로 되는 반도체 장치.
  6. 특허청구의 범위 제2항에 있어서, 또 테스트 모드 신호에 따라서 상기 반도체칩(100)이 외부에서 상기 메모리 회로 수단과 상기 아날로그 회로 수단에 직접 액세스를 가능하게 하기 위한 스위치 수단을 포함하는 반도체 장치.
  7. 특허청구의 범위 제2항에 있어서, 또 상기 메모리 회로 수단(10)에서 연속 시간으로 출력된 영상 데이타의 시간 처리와 상기 메모리 회로 수단의 공간 분할에 의해 높은 톤의 영상 데이타를 발생하기 위한 수단을 포함하는 반도체 장치.
  8. 특허청구의 범위 제1항에 있어서, 상기 아날로그 회로 수단(20)은 A/D변환 회로와 D/A변환회로를 포함하는 반도체 장치.
  9. 특허청구의 범위 제2항에 있어서, 상기 메모리 회로 수단(10)은 메모리 회로 수단을 교정 하기위한 제1수단(10F)를 가지고, 상기 아날로그 회로 수단(20)은 상기 아날로그 회로 수단의 특성을 제어하기 위한 제2수단(20f)를 가지며, 상기 제1 및 제2수단은 동일한 방식으로 구성되는 반도체 장치.
  10. 특허청구의 범위 제2항에 있어서, 또 상기 메모리 회로 수단(10)과 상기 아날로그 회로수단(20)을 제어하기 위하여 반도체 칩상에 마련된 논리회로 수단(30)을 포함하는 반도체 장치.
  11. 특허청구의 범위 제10항에 있어서, 상기 논리회로 수단(30)은 마이크로 컴퓨터인 반도체 장치.
  12. 특허청구의 범위 제2항에 있어서, 또 상기 메모리 회로 수단(10)에 입력된 입력 데이타를 제어하기 위하여 반도체 칩상에 마련된 입력 논리회로 수단(32)를 포함하는 반도체 장치.
  13. 특허청구의 범위 제2항에 있어서, 또 상기 메모리 회로 수단(10)은 CMOS회로와 바이폴라회로를 포함하는 반도체 장치.
  14. 특허청구의 범위 제2항에 있어서, 또 상기 아날로그 회로 수단(20)은 CMOS회로와 바이폴라회로를 포함하는 반도체 장치.
  15. 특허청구의 범위 제2항에 있어서, 상기 논리회로 수단(30)은 CMOS회로와 바이폴라회로를 포함하는 반도체 장치.
  16. 특허청구의 범위 제2항에 있어서, 또 상기 메모리 회로 수단용 제1전력 공급단자(111), 상기 아날로그 회로 수단용 제2전력 공급단자(112)를 포함하는 반도체 장치에 있어서, 상기 제1 및 제2전력 공급단자는 서로 분리되어 있는 반도체 장치.
  17. 특허청구의 범위 제2항에 있어서, 또 상기 메모리 회로 수단용 제1전력 공급단자(111), 상기 아날로그 회로 수단용 제2전력 공급단자(112), 제2전력 공급단자에서 제1전력 공급단자의 잡음을 제거하기 위한 디커플링 회로 수단을 포함하는 반도체 장치.
  18. 특허청구의 범위 제17항에 있어서, 상기 디커플링 수단은 저항(RW)와 커패시터(CW)로 된 반도체 장치.
  19. 특허청구의 범위 제17항에 있어서, 상기 디커플링 수단은 스위치(SW), 저항(RW), 커패시터(CW)로 된 반도체 장치.
  20. 특허청구의 범위 제17항에 있어서, 상기 디커플링 수단은 스위치 트랜지스터(QR), 커패시터(CW)로 된 반도체 장치.
  21. 특허청구의 범위 제2항에 있어서, 상기 메모리 회로 수단은 구동 MOS트랜지스터(QWR), 부하저항(RL), 트랜스터 MOS트랜지스터(QF)로 구성된 플립 플롭 회로를 각각 갖는 다수의 메모리 셀, 상기 부하 저항의 하나에 전기적으로 접속되어 있는 구동MOS트랜지스터의 한쪽의 소오스 또는 드레인 전극, 상기 트랜스터MOS트랜지스터의 한쪽의 소오스 또는 드레인 전극, 상기 구동 MOS트랜지스터의 다른쪽의 게이트 전극, 상기 트랜지스터 다른쪽에 전기적으로 접속되어 있는 상기 구동MOS트랜지스터 다른쪽의 소오스 또는 드레인 전극, 상기 트랜스퍼 MOS트랜지스터의 다른쪽의 소오스 또는 드레인 전극, 상기 구동MOS트랜지스터의 한쪽의 게이트 전극, 제1전압 공급 전극, 제1 전압 공급 전극에 전기적으로 접속되어 있는 상기 구동MOS트랜지스터의 양쪽의 드레인 또는 소오스 전극, 상기 메로리 셀의 하나를 선택하기 위해, 상기 트랜스터MOS트랜지스터의 각각의 게이트 전극에 전기적으로 접속되어 있는 다수의 워드선 수단(W), 상기 메모리 셀의 하나를 선택하기 위해 각각이 상기 트랜스퍼MOS트랜지스터의 소오스 또는 드레인 전극에 전기적으로 접속되어 있으며, 한쪽은 고레벨 데이타를 가지며, 다른쪽은 저레벨 데이타를 가지는 여러쌍의 데이타선 수단(D,), 전력을 상기 메모리 셀에 공급하기 위해 상기 부하저항에 전기적으로 접속되어 있는 다수의 전력 공급 전압 전극 수단을 포함하는 반도체 장치.
  22. 특허청구의 범위 제2항에 있어서, 상기 메모리 회로 수단은 MOS트랜지스터(QS)와 커패시터(CS)를 각각 다수의 메모리 셀, 상기 커패시터의 전극의 한쪽에 전기적으로 접속되어 있는 상기 MOS트랜지스터의 소오스 또는 드레인 전극, 상기 메모리 셀을 선택하기 위해 각각이 상기 트랜지스터의 게이트 전극에 전기적으로 저속되어 있는 다수의 워드선수단(W), 상기 메모리 셀을 선택하기 위해 각각이 상기 MOS트랜지스터의 드레인 또는 소오스 전극에 전기적으로 접속되어 있고, 평상 동작시에 하쪽은 고레벨 데이타를 가지며 다른쪽은 저레벨 데이타를 갖는 여러쌍의 데이타선 수단(D)를 포함하는 반도체 장치.
  23. 반도체 칩(100), 메로리회로(10), 상기 메로리 회로의 데이타를 처리하기 위한 아날로그 회로 수단(20)을 포함하는 반도체 장치에 있어서, 메모리 회로는 전계효과 트랜지스터와 커패시터를 각각 갖는 다수의 메모리 셀, 상기 커패시터의 전극 한쪽에 전기적으로 접속되어 있는 상기 전계효과 트랜지스터의 소오스 또는 드레인 전극, 상기 메모리 셀을 선택하기 위해 각각이 상기 전계 효과 트랜지스터의 게이트 전극에 전기적으로 접속되어 있는 다수의 워드선 수단, 상기 메모리 셀을 선택하기 위해 각각이 상기 전계 효과 트랜지스터의 드레인 또는 소오스 전극에 전기적으로 접속되어 있고, 평상 동작시에 한쪽은 고레벨 데이타를 가지며 다른쪽은 저레벨 데이타를 가지는 여러쌍의 데이타선 수단을 포함하고, 상기 메모리 회로와 상기 아날로그 회로는 반도체 칩상에 탑재되어 있으며, 상기 아날로그 회로 수단은 D/A컨버터를 포함하는 반도체 장치.
  24. 특허청구의 범위 제23항에 있어서, 상기 메모리회로(10)은 메모리 회로를 교정하기 위한 제1수단(10f)를 가지고, 상기 메모리 회로수단(20)은 상기 아날로그 회로 수단의 특성을 제어하기 위한 제2수단(20f)를 가지며, 상기 제1 및 제2수단은 동일한 방식으로 구성되는 반도체 장치.
  25. 특허청구의 범위 제23항에 있어서, 상기 아날로그 회로 수단과 상기 아날로그 회로 수단을 제어하기 위하여 반도체 칩상에 마련된 논리 회로수단을 포함하는 반도체 장치.
  26. 특허청구의 범위 제25항에 있어서, 상기 논리 회로 수단은 마이크로 컴퓨터인 반도체 장치.
  27. 특허청구의 범위 제23항에 있어서, 또 상기 메모리 회로 수단에 입력된 입력 데이타를 제어하기 위하여 반도체 칩상에 마련된 입력 논리 회로 수단을 포함하는 반도체 장치.
  28. 특허청구의 범위 제23항에 있어서, 또 상기 메모리 회로 수단은 CMOS회로와 바이폴라회로를 포함하는 반도체 장치.
  29. 특허청구의 범위 제23항에 있어서, 또 상기 아날로그 회로 수단은 CMOS회로와 바이폴라회로를 포함하는 반도체 장치.
  30. 특허청구의 범위 제23항에 있어서, 상기 논리회로 수단은 CMOS회로와 바이폴라회로를 포함하는 반도체 장치.
  31. 특허청구의 범위 제23항에 있어서, 또 상기 메모리 회로 수단용 제1전력 공급단자, 상기 아날로그 회로 수단용 제2전력 공급단자를 포함하는 반도체 장치에 있어서, 상기 제1 및 제2전력 공급단자는 서로 분리되어 있는 반도체 장치.
  32. 특허청구의 범위 제23항에 있어서, 또 상기 메모리 회로 수단용 제1전력 공급단자, 상기 아날로그 회로 수단용 제2전력 공급단자, 제2전력 공급단자에서 제1전력 공급단자의 잡음을 제거하기 위한 디커플링 회로 수단을 포함하는 반도체 장치.
  33. 특허청구의 범위 제32항에 있어서, 상기 디커플링 수단은 저항과 커패시터를 된 포함하는 반도체 장치.
  34. 특허청구의 범위 제32항에 있어서, 상기 디커플링 수단은 스위치, 저항, 커패시터로 된 반도체 장치.
  35. 특허청구의 범위 제32항에 있어서, 상기 디커플링 수단은 스위치 트랜지스터, 커패시터로된 반도체 장치.
  36. 반도체 칩, 테스트 모드 신호에 따라서 반도체 칩의 외부에서 제1회로와 제2회로의 직접 액세스할 수 있도록 반도체 칩상에 마련된 제1회로(11), 제2회로(21) 및 스위치 수단(SW01~SW12)를 포함하는 반도체 장치.
  37. 특허청구의 범위 제36항에 있어서, 상기 제1회로(11)은 전기효과 트랜지스터로된 메모리 회로인 반도체장치.
  38. 특허청구의 범위 제37항에 있어서, 상기 스위치 회로는 CMOS스위치 회로로 된 반도체 장치.
  39. 특허청구의 범위 제37항에 있어서, 메모리 회로의 메모리 셀은 다이나믹 메모리 셀로 이루어진 반도체 장치.
  40. 특허청구의 범위 제39항에 있어서, 상기 다이나믹 메모리 셀은 MOS트랜지스터와 커패시터로 이루어진 단일 트랜지스터 메모리 셀인 반도체 장치.
  41. 특허청구의 범위 제37항에 있어서, 또 상기 메모리 회로에서 연속시간으로 입력한 영상 데이타의 시간 처리 또는 상기 메모리 회로의 공간 분할에 의해 높은 톤의 영상 데이타를 발생시키기 위한 수단을 포함하는 반도체 장치.
  42. 디지탈 영상 데이타를 저장하기 위한 메모리 회로(11), 상기 디지탈 영상 데이타를 수신할때 아날로그 화상신호를 출력하기 위한 변환수단(21), 상기 메모리에서 연속시간으로 입력된 영상 데이타의 시간 처리 또는 상기 메모리 회로의 공간 분할에 의해서 높은 톤의 영상 데이타를 발생시키기 위한 수단을 포함하는 반도체 장치.
  43. 특허청구의 범위 제42항에 있어서, 높은 톤의 영상 데이타를 발생시키기 위한 수단은 상기 메모리 회로에서 연속시간으로 리드된 데이타를 리드하고 1클럭동안 상기 영상 데이타를 지연시키기 위한 지연회로 수단(600), 제어 신호에 따라서 상기 지연 회로 수단의 출력 신호와 상기 영상 데이타를 상기 변환 수단의 입력에 전송하기 위한 논리 게이트회로(AND)를 포함하는 반도체 장치.
  44. 특허청구의 범위 제42항에 있어서, 상기 메모리 회로는 높은 픽셀의 영상 데이타를 저장하기 우한 제1 영상 메모리수단(11), 높은 톤의 영상 데이타를 저장하기 위한 제2영상 메모리 수단(11H)를 포함하며, 상기 제2영상 메모리 수단에서 리드된 높은 톤의 영상 데이타는 제어신호에 의해 제어된 논리 게이트 회로를 거쳐서 높은 톤의 상기 변환 수단의입력에 전송되는 반도체 장치.
  45. 특허청구의 범위 제43항에 있어서, 또 테스트 모드 신호에 따라서 반도체 장치의 외부에서 상기 메모리회로(11)과 상기 변환 수단(21)에 직접 액세스 가능하게 하기 위한 스위치 수단(SW01~SW12)를 포함하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880012354A 1987-09-25 1988-09-23 메모리 회로와 아날로그 회로를 갖는 반도체장치 KR890005741A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-238724 1987-09-25
JP62238724A JP2656504B2 (ja) 1987-09-25 1987-09-25 半導体装置

Publications (1)

Publication Number Publication Date
KR890005741A true KR890005741A (ko) 1989-05-16

Family

ID=17034316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012354A KR890005741A (ko) 1987-09-25 1988-09-23 메모리 회로와 아날로그 회로를 갖는 반도체장치

Country Status (3)

Country Link
JP (1) JP2656504B2 (ko)
KR (1) KR890005741A (ko)
DE (1) DE3832456A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243948A (ja) * 1992-02-27 1993-09-21 Sanyo Electric Co Ltd 光検出器
DE19737589C1 (de) * 1997-08-28 1998-11-26 Siemens Ag Interfaceschaltung für fullcustom- und semicustom-Taktdomänen
EP1357557A1 (en) * 2002-04-24 2003-10-29 Excellatron Solid State, LLC Systems and methods for reducing noise in mixed-mode integrated circuits
WO2012060032A1 (ja) * 2010-11-04 2012-05-10 パナソニック株式会社 半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539073B2 (ko) * 1974-12-25 1980-10-08
JPS57160215U (ko) * 1981-04-01 1982-10-07
JPS6177357A (ja) * 1984-09-25 1986-04-19 Hitachi Ltd 半導体記憶装置とその製法

Also Published As

Publication number Publication date
DE3832456A1 (de) 1989-04-13
JP2656504B2 (ja) 1997-09-24
JPS6482556A (en) 1989-03-28

Similar Documents

Publication Publication Date Title
US4691123A (en) Semiconductor integrated circuit with an internal voltage converter circuit
KR850700193A (ko) 다 레벨입력전압 수신용 입력버퍼회로
KR900001740B1 (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR880013168A (ko) 반도체 기억장치
KR880011797A (ko) 반도체 기억장치
KR890002967A (ko) 반도체 집적회로
US4788457A (en) CMOS row decoder circuit for use in row and column addressing
KR850003044A (ko) 반도체 기억장치 및 그것을 사용한 시스템
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR880001109A (ko) 집적논리회로
KR960027258A (ko) 차동 증폭 회로, cmos 인버터, 펄스폭 변조용 복조 회로 및 샘플링 회로
JPH0142167B2 (ko)
KR970063252A (ko) 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치
KR890005741A (ko) 메모리 회로와 아날로그 회로를 갖는 반도체장치
US4811304A (en) MDS decoder circuit with high voltage suppression of a decoupling transistor
KR910020731A (ko) 반도체장치 및 그 번인방법
KR100207971B1 (ko) 전위 전송회로 및 이를 이용한 반도체 장치
US6714047B2 (en) Semiconductor integrated circuit
KR900003894A (ko) 집적 반도체회로
KR840000941A (ko) 다이나믹형 mos 메모리 장치
US4897820A (en) Bi-CMOS type of semiconductor memory device
US5477496A (en) Semiconductor memory device having circuits for precharging and equalizing
US5942808A (en) Semiconductor device with plural power supply circuits, plural internal circuits, and single external terminal
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
JP2596180B2 (ja) 半導体集積メモリ回路

Legal Events

Date Code Title Description
A201 Request for examination
SUBM Submission of document of abandonment before or after decision of registration