KR890004572B1 - 반도체 장치의 수선을 위한 정렬구조물 제작방법 - Google Patents

반도체 장치의 수선을 위한 정렬구조물 제작방법 Download PDF

Info

Publication number
KR890004572B1
KR890004572B1 KR1019870001890A KR870001890A KR890004572B1 KR 890004572 B1 KR890004572 B1 KR 890004572B1 KR 1019870001890 A KR1019870001890 A KR 1019870001890A KR 870001890 A KR870001890 A KR 870001890A KR 890004572 B1 KR890004572 B1 KR 890004572B1
Authority
KR
South Korea
Prior art keywords
alignment structure
polycrystalline silicon
forming
semiconductor device
alignment
Prior art date
Application number
KR1019870001890A
Other languages
English (en)
Other versions
KR880011881A (ko
Inventor
이원식
이정규
이양구
곽병현
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870001890A priority Critical patent/KR890004572B1/ko
Publication of KR880011881A publication Critical patent/KR880011881A/ko
Application granted granted Critical
Publication of KR890004572B1 publication Critical patent/KR890004572B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • H01L21/428Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 장치의 수선을 위한 정렬구조물 제작방법
제1도는 반도체 웨이퍼상에 형성되 다결정 실리콘 패턴.
제2도는 종래 다결정 실리콘으로 형성된 정렬구조물의 단면도.
제3도는 종래 알루미늄으로 형성된 정렬구조물의 단면도.
제4도는 본 발명의 정렬구조물의 제조공정도.
본 발명은 레이저를 이용한 반도체 장치의 수선에 관한 것으로써, 특히 반도체 장치의 수선부위에 정확히 레이저를 정렬시키기 위한 정렬 구조물의 제작방법에 관한 것이다.
반도체 소자의 제조공정에 있어서 한 웨이퍼에서 나오는 양품의 수를 증가시키는 것은 가장 좋은 원가절감이라 할 수 있다.
종래의 반도체 소자제조의 수율을 향상시키기 위해서 반도체 소자의 각 단위공정에서 작업실수를 줄이며 소자의 불량동작을 유발할 수 있는 먼지등을 최소로 줄여 왔었으나 점차로 반도체 소자가 대용량으로 고밀도화 되어가는 경향에 의해 상기의 방법만으로는 작업의 수율을 향상시키기는 근본적인 문제 해결이 어렵게 되었다.
즉 메모리 접적회로의 메모리 셀 어레이의 어떤 부분에서 한계의 결함이 발생하여도 전체 메모리가 사용될 수 없게 되므로 이에따른 문제점 해결을 위하여 동일 칩상에 기본 메모리의 수에 스페어 메모리 셀들을 부가설치하여 결함이 있는 노말 메모리 셀들과 대체하는 방식의 메모리 집적 회로가 설계되고 이에 따른 제조방법이 시도되어 왔다.
상기 제조방법을 약술하면 디코오더 회로가 필요하게 되는데 결함이 있는 셀 어레이의 행 또는 열을 선택하는 어드레스의 노말 디코어더에 전기를 흘리거나 레이저 광선을 사용하여 휴우즈를 끊어 디스에이블 시키고 상기 어드레스에서 스페어로 제공된 셀 어레이의 행 또는 열을 대체 선택하는 스페어 디코오더를 인에이블시켜 사용하게 된다.
즉 상기에서 레이저 광선을 사용하여 불량 어드레스의 휴우즈를 끊을 경우 불량 어드레스의 휴우즈 부분에 정확히 레이저를 정렬시켜야 하며 레이저를 정확히 정렬시키기 위해서 반도체 웨이퍼상에 정렬 구조물을 배치하여야 하는데 여기서 정확한 위치에 레이저를 정렬시키기 위해서 반도체 소자에 약화시킨 레이저 광선을 조사하여 정렬 구조물로부터 반사되는 출력을 이용하여 정렬 구조물의 위치를 찾아내고 그 위치로 부터 휴우즈의 정확한 위치를 알아낼 수 있도록 하였다.
한편 반도체 소자의 레이저 수선을 위한 정렬 구조물의 제작은 반도체 소자자체의 제조공정을 이용하여 반도체소자의 회로와 동시에 제작되도록 한다.
이와같은 정렬 구조물만의 제작을 별도공정을 거치지 않고 회로와 동시에 제작이 되도록 하는 이유는 반도체 소자의 제조공정을 가능한한 단순화하여 궁극적으로는 원가를 절감하려는 이유도 있지만 반도체 소자의 제조공정을 거치면서도 회로와 정렬 구조불들의 상대적인 위치가 설계치 대로 유지되어 레이저 광선의 정렬이 가능한한 정밀하게 되도록 하기 위함이다.
제1도는 반도체 웨이퍼상에 형성된 다결정 실리콘 패턴으로써, 왼쪽에 상단으로부터 세로로 나열된 것이 다결정 실리콘 휴우즈 링크 부분이며 하단에 가로로 나열된 것은 다결정 실리콘 정렬 구조를 부분이 된다.
제2(a)도는 상기 제1도에서 a-a'로 절단된 다결정 실리콘 휴우즈 링크의 단면도이다.
제2(b)도는 종래 다결정 실리콘으로 형성된 정렬 구조물의 단면도로 상기 제1도에서 b-b'로 절단한 부분을 나타내며 이 정렬 구조물은 휴우즈 링크와 동시에 형성된다.
상기의 도면은 실리콘 기판(1), SiO2, 절연막(2), 다결정 실리콘으로된 휴우즈 링크와 정렬구조물(3), 인이포함된 절연막(4)으로 구성되어 있으며 정렬 구조물의 가장 자리에서의 반사출력을 선별하기 위하여 정렬 구조물을 인근 30㎛이내에는 다른 구조물이 없는 곳에 형성시킨다.
도면에서는 정렬 구조물의 형태를 왼쪽은 凸형의 구조물을 보이고 있는 오른쪽 부분은 凹형의 구조물을 보이고 있는데 이는 특정한 레이저 광원이나 반사된 레이저의 출력을 검출하는 장치의 고유한 특성에 따라 유리한 쪽을 선택하기 위한 것이므로 이 두부분이 동시에 있어야 하는 것은 아니다.
제2도와 같이 다결정 실리콘을 정렬 구조물로 사용할 경우 정렬 구조물을 형성하기 위한 다결정 실리콘을 반도체 소자내의 휴우즈 링크를 형성하는 층과 동일한 것을 사용함으로써 휴우즈 링크와 정렬 구조물간의 상대적인 위치를 설계치 대로 유지시킬 수 있다.
그러나 다결정 실리콘 정렬 구조물을 덮고 있는 절연막의 표면상태가 지나치게 완만하거나 레이저 광원에 따라서 다결정 실리콘의 흡광성이 지나치게 강하여 레이저의 반사 출력의 검출이 용이하지 못한 결정이 있었다.
제3(a)도는 상기 제1도에서와 같이 a-a'로 절단한 다결정 실리콘으로 형성된 휴우즈 링크의 단면을 나타내며, 제3(b)도는 종래의 알루미늄으로 형성된 정렬 구조물의 단면도로 상기 제1도에서 b-b'로 절단한 부분을 나타내며 이 정렬 구조물은 실리콘기판(5), SiO2절연막(6), 휴우즈 보호막과 같은 층인 인을 함유한 절연막(8), 알루미늄 정렬 구조물(9)과 보호막(10)으로 구성되어 있다.
상기와 같이 알루미늄으로된 정렬 구조물을 형성하면 정렬 구조물들은 레이저 빔에 대한 금속 표면의 반사도가 주위의 절연막과 그 밑의 SiO2층과 실리콘 기판으로된 표면의 반사도에 비하여 현격한 차이가 나타나므로 반사 광선에 대한 검출이 용이해진다.
그러나 휴우즈 링크는 다결정 실리콘 층으로부터 형성하고 정렬 구조물은 다결층 실리콘층을 제거하고 나서 절연막을 한층 성장시킨 후에 알루미늄등으로 정렬 구조물을 형성하므로써 이 두 구조물간의 상대위치가 이 두층간의 정렬의 정확도에 의하여 변화할 수 있어서 반도체 소자의 집적도를 올리기 위하여 소자간 간격을 좁힐수록 레이저 수선의 실패 확률이 커지게 된다.
따라서 본 발명의 목적은 고집적화 시에도 정확하게 레이저 수선을 하기 위해 휴우즈 링크와 정렬 구조물의 상대적 위치가 변하지 않으면서 강한 반사 출력을 내는 정렬 구조물 반도체 장치의 제조방법을 제공함에 있다.
따라서 상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 실리콘 기판상에 절연막과 다결정 실리콘층을 형성하고, 상기 다결정 실리콘으로부터 휴우즈 링크와 정렬구조물 형태를 형성하며, 상기의 위에 보호막층을 형성하고 나서 정렬 구조물 형태 상부의 보호막층을 제거하고 정렬 구조물 형태 상부에 알루미늄을 증착시킴을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제4(a)도, 제4(c)도, 제4(e)도, 제4(g)도, 제4(i)도, 제4(k)도, 제4(m)도는 상기 제1도에서 a-a'로 절단된 휴우즈 링크부를 나타내고, 제4(b)도,제4(d)도, 제4(f)도, 제4(h)도, 제4(j)도, 제4(l)도, 제4(n)도는 상기 제1도에서 b-b'로 절단된 정렬 구조물 부위를 나타내고 있으며 상기의 제4(a)도와 제4(b)도, 제4(c)도와 제4(d)도, 제4(e)도와 제4(f)도, 제4(g)도와 제4(h)도, 제4(i)도와 제4(j)도, 제4(k)도와 제4(l)도, 제4(m)도와 제4(n)도의 각 두 도면은 같은 공정으로 이루어지는 도면들이다.
제3(a)도, 제3(b)도는 반도체기판(11)상에 절연막(12)과 다결정 실리콘층(13)을 형성하는 공정으로써, 반도체기판(11)상에 SiO2절연층(12)을 통상의 열 산화법으로 약 6000Å정도로 성장시키고 상기의 위에 통상의 CVD(Chemical Vapor Deposition)방법으로 약 5000Å의 다결정 실리콘층(13)을 형성시킨 후 상기의 상부에 포토레지스트(14)를 도포한다.
제4(c)도, 제4(d)도는 휴우즈 링크(16)와 정렬 구조물 형태(15)를 형성시키는 공정으로써, 상기 제4(a)도, 제4(b)도상에 마스크를 사용하여 자외선에 노광하고 현상을 한 후 다결정 실리콘을 에칭하는 통상의 사진 식각공정을 행하여 휴우즈 링크(16)와 정렬 구조물 형태(15)를 형성한다.
이 공정에서 휴우즈 링크(16)와 정렬 구조물형태(15)를 동일층에 형성시킴으로써 반도체 제조공정의 여러공정을 거치게 되어도 휴우즈 링크(16)와 정렬구조물형태(15)의 상대적 위치가 변하지 않게되므로 정확한 위치에 레이저 광선을 정렬시킬 수 있게 된다.
제4(e)도, 제4(f)도는 다결정 실리콘으로 형성된 휴우즈 링크(16)와 정렬 구조물형태(15) 상부에 보호막층을 형성하는 공정으로써, 제4(c)도, 제4(d)도에서 남아있는 포토레지스트(14)를 제거하고 상기의 일부에 인을 포함한 절연막(17)을 통상의 CVD방법으로 10000Å정도 도포한 후에 1000℃정도의 온도에서 열처리하여 상기의 절연막(17)의 표면 평탄화를 이룩한다.
상기의 절연막의 기능은 반도체 소자제작의 전체 공정중에서 후속공정으로 형성되는 금속층과의 절연과 그 금속층의 단사 연결상태(Step Coverage)를 개선시켜주며 레이저 수선시에 용융된 휴우즈 링크의 파편이 인접한 휴우즈 링크에 튀어서 이들간의 단락을 일으키는 것을 방지한다.
제4(g)도, 제4(h)도는 상기 정렬 구조물 상부의 절연막을 에칭하여 다결정 실리콘 정렬구조물 형태를 첨예한 상태로 다시 드러내는 공정으로써, 제4(e)도, 제4(f)도의 절연막 상부에 포토레지스트를 도포하고 통상의 사진 식각 공정을 행하여 정렬 구조물위에서 정렬 구조물형채 주위에 보호를 위한 절연막(19)를 남기고 나머지를 에칭해낸 후 남아있는 포토레지스터(18)를 제거한다.
제4(i)도, 제4(j)도는 정렬 구조물형태(15)상부에 알루미늄을 증착시키는 공정으로써, 정렬구조물형태(15)와 이의보호를 위한 절연막(19)의 상부에 알루미늄(20)을 10000Å을 증착시킨다.
이 공정은 반도체 소자상에 금속배선을 형성하기 위한 금속을 증착시키는 공정과 같이 행할 수 있다.
제4(k)도, 제4(l)도는 상기의 알루미늄 금속층(20) 상부에 정렬 구조물을 형성하기 위한 포토레지스터 패턴을 형성하는 공정으로써, 상기 제4(i)도, 제4(j)도의 상부에 포토레지스트를 도포하고 나서 통상의 사진 식각공정을 통하여 정렬 구조물 형성을 위한 패턴(21)을 형성한다.
제4(m)도, 제4(n)도는 최종적으로 정렬 구조물을 완성시키는 공정으로써, 상기 제3(k)도, 제3(l)도에에서 노출된 알루미늄을 에칭시키고 나서 남아있는 포토레지스트(21)를 제거한다.
이 공정으로 정렬 구조물 사이에 있는 보호절연막(19)이 노출됨과 동시에 정렬 구조물이 완성된다.
따라서 상기와 같은 본 발명의 정렬 구조물은 구조물의 평면적인 형태는 다결정 실리콘층으로 부터 형성하여 다결정 실리콘 휴우즈 링크와의 상대적인 위치가 설계치로부터 변화할 수 없으므로 반도체 소자의 집적도를 높여서 소자간 간격이 좁아져도 레이저 수선을 위한 레이저 광선의 정렬에 정확을 기할 수 있는 이점이 있다.
또한 본 발명은 절연막의 완만한 굴곡을 다결정 실리콘층의 첨예한 굴곡으로 대체시키며, 금속표면의 반사도를 이용할 수 있게 함으로써 레이저 광선의 정렬 구조물에서의 반사광선을 보다 효과적으로 검출할 수 있게하며, 이 정렬 구조물의 제작이 전체 반도체소자 공정중의 일부로 가능하게 함으로써 추가의 제조원가가 가중되지 않는다.

Claims (1)

  1. 레이저를 이용한 반도체장치의 수선에 필요한 정렬 구조물의 제조공정에 있어서, 실리콘기판(11)상에 산화실리콘층(12)과 다결정 실리콘층(13)을 형성하는 제1공정과, 사진 식각 공정을 통하여 다결정 실리콘으로된 휴우즈 링크(16)와 정렬 구조물형태(15)를 형성하는 제2공정과, 상기 다결정 실리콘으로된 휴우즈 링크(16)와 정렬 구조물형태(15)의 상부에 인이 포함된 절연막(17)을 형성하는 제3공정과, 사진 식각 공정을 통하여 정렬 구조물형태(15)를 외부로 드러나게 하는 제4공정과, 상기 정렬 구조물형태(15)의 상부에 금속층(20)을 증착시키는 제5공정과, 사진 식각 공정을 통하여 금속으로된 정렬 구조물(20)을 형성시키는 제6공정으로하여 상기 정렬 구조물의 제조공정이 반도체 소자의 제조공정과 동시에 이루어짐을 특징으로 하는 반도체 장치의 수선을 위한 정렬구조물 제작방법.
KR1019870001890A 1987-03-02 1987-03-02 반도체 장치의 수선을 위한 정렬구조물 제작방법 KR890004572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870001890A KR890004572B1 (ko) 1987-03-02 1987-03-02 반도체 장치의 수선을 위한 정렬구조물 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870001890A KR890004572B1 (ko) 1987-03-02 1987-03-02 반도체 장치의 수선을 위한 정렬구조물 제작방법

Publications (2)

Publication Number Publication Date
KR880011881A KR880011881A (ko) 1988-10-31
KR890004572B1 true KR890004572B1 (ko) 1989-11-15

Family

ID=19259824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001890A KR890004572B1 (ko) 1987-03-02 1987-03-02 반도체 장치의 수선을 위한 정렬구조물 제작방법

Country Status (1)

Country Link
KR (1) KR890004572B1 (ko)

Also Published As

Publication number Publication date
KR880011881A (ko) 1988-10-31

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US7408265B2 (en) Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US5851703A (en) Photomask and pattern forming method employing the same
US6936406B2 (en) Method of manufacturing integrated circuit
US4774561A (en) Semiconductor device
WO2000024057A1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with a grating and an at least partially recessed oxide pattern
US5311061A (en) Alignment key for a semiconductor device having a seal against ionic contamination
KR20000047483A (ko) 노광방법 및 그를 사용한 디바이스제조방법
KR890004572B1 (ko) 반도체 장치의 수선을 위한 정렬구조물 제작방법
GB2330692A (en) Fuses for semiconductor devices
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
US5665645A (en) Method of manufacturing a semiconductor device using reticles
KR20000001362A (ko) 반도체 소자의 리페어용 퓨즈 및 그 형성방법
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
JP2001201844A (ja) 半導体集積回路装置の製造方法およびフォトマスクの製造方法
JP2000208392A (ja) 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造
WO2023035520A1 (zh) 半导体结构及其制作方法、存储器
KR100419054B1 (ko) 반도체메모리소자의제조방법
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR970011655B1 (ko) 측정마크 및 그 제조방법과 정렬도 측정방법
KR100214261B1 (ko) 반도체 소자의 금속배선 제조방법
KR19990039033A (ko) 테스트 패턴 형성 방법
KR0151025B1 (ko) 반도체장치의 리던던시 퓨즈 형성방법
KR940000919B1 (ko) 반도체 장치의 보호막 제조방법
JPS5856455A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee